A A+ A++
contrast mute
Godło Polski
Politechnika Śląska
Wyszukaj
A A+ A++
Katedra Systemów Cyfrowych

Katedra Systemów Cyfrowych KSC

prof. dr hab. inż. Andrzej Hławiczka

prof. dr hab. inż. Andrzej HŁAWICZKA

Urodził się w 1942 roku w Warszawie. Tytuł mgr inż. elektryka uzyskał w 1965 r. na Wydziale Elektrycznym Politechniki Śląskiej. W roku 1968 ukończył w Politechnice Śląskiej Studium Podyplomowe w zakresie Automatyki i Telemechaniki Przemysłowej. Stopień doktora a następnie doktora habilitowanego uzyskał odpowiednio w 1973 i 1998 roku na Wydziale Automatyki, Elektroniki i Informatyki Politechniki Śląskiej. W roku 2000 został mianowany na stanowisko profesora nadzwyczajnego w Politechnice Śląskiej.

Przebieg kariery zawodowej:

     W latach 1965 – 1979 pracował w przedsiębiorstwie ENERGOAPARATURA (Puławy, Katowice), w zakładzie APATOR (Toruń), w biurze projektów BIPROMOG (Gliwice), w instytutach naukowo badawczych IMM (Gliwice) oraz ISS (Katowice) – na różnych stanowiskach inżynierskich i kierowniczych. W tym czasie zajmował się projektowaniem i wdrażaniem do produkcji cyfrowych układów sterowania. Rezultatem tych prac były m. in. patenty, wzory użytkowe, wynalazki, za które otrzymał nagrody (w tym ministra) i wyróżnienia. W tym okresie opublikował również prace z zakresu dynamiki i diagnostyki układów cyfrowych oraz wygłosił szereg referatów na konferencjach w Jugosławii, Bułgarii, CSSR oraz NRD. W 1976 r. zorganizował i przewodniczył międzynarodowej konferencji pt.: “Diagnostyka i niezawodność systemów cyfrowych”. Od 1977 do 1979 r. był zastępcą redaktora naczelnego wydawnictw naukowych MERA ISS. W 1979 r. rozpoczął pracę jako adiunkt w Instytucie Elektroniki Politechniki Śląskiej. Począwszy od lat 80-tych XX w., w pracy naukowej zajmuje się konsekwentnie rozwojem nowoczesnych metod testowania i diagnostyki złożonych układów i systemów cyfrowych, w szczególności tych zintegrowanych na jednej strukturze krzemowej. Przedmiotem jego badań były m. in. zagadnienia związane z analizą i projektowaniem rejestrów liniowych oraz ich zastosowaniem we wbudowanych testerach układów logicznych i sieci połączeń. Stał się w tym zakresie specjalistą cenionym nie tylko w Polsce i Europie, ale i na świecie. Efektem i dowodem tego uznania było zapraszanie prof. Andrzeja Hławiczki do komitetów programowych i organizacyjnych licznych międzynarodowych konferencji, jak m.in.: International Symposium on Fault Tolerant Computing (FTCS), European Dependable Computing Conference (EDCC), Design Automation & Test in Europe (DATE), European Test Symposium (ETS), Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), European Workshop on Dependable Computing (EWDC), Programmable Devices and Systems (PDS), Baltic Electronic Conference (BEC). Kilkakrotnie przewodniczył takim komitetom, pełnił funkcję generalnego przewodniczącego konferencji DDECS’98 (Polska) i DDECS’05 (Węgry) oraz współprzewodniczącego komitetu programowego konferencji EDCC 2 (Włochy). Ponadto, jest jednym z twórców międzynarodowej konferencji naukowej Design and Diagnostics of Electronic Circuits and Systems (DDECS). Recenzował wiele prac zgłaszanych na międzynarodowe konferencje w USA i Europie oraz do czasopism sponsorowanych przez IEEE CS. Był także recenzentem jednej rozprawy habilitacyjnej, trzech rozpraw doktorskich oraz szeregu wniosków o granty krajowe i międzynarodowe. Współpracował również z kilkoma ośrodkami naukowymi w Europie. Ponadto, przez wiele lat był przedstawicielem Polski w tzw. European Steering Committee for Dependable Computing oraz członkiem seniorem amerykańskiego instytutu, zrzeszającego inżynierów elektryków i elektroników (IEEE). Zorganizował i prowadził Computer Chapter w ramach Polskiej Sekcji IEEE, za co został wyróżniony dyplomem uznania przez IEEE.

Dorobek:

Jego dorobek naukowy obejmuje ponad 200 publikacji, w tym dziewięć wydanych w czasopismach z listy filadelfijskiej, m.in. IEEE Transactions on Computers, Electronics Letters, Lecture Notes in Computer Science, Microelectronics Reliability, Journal of Electronic Testing – Theory and Applications. Część jego prac została uhonorowana prestiżowymi wyróżnieniami na arenie krajowej i międzynarodowej. Jest autorem 7 patentów oraz 2 wzorów użytkowych. Współredagował 5 anglojęzycznych materiałów konferencyjnych, z których jedne zostały wydane przez Springer Verlag. Opublikował 3 książki, jest także autorem lub współautorem kilku skryptów akademickich. Wypromował 3 doktorów nauk technicznych oraz ponad 100 inżynierów i magistrów inżynierów. Uczestniczył również w opracowaniu takich urządzeń jak np. CRISTALDIGRAF czy też weryfikator sygnatur WAS 80, które zostały wyróżnione na różnych konkursach i targach międzynarodowych. Działalność dydaktyczna prof. Andrzeja Hławiczki obejmowała prowadzenie ponad dziesięciu różnych przedmiotów z zakresu szeroko rozumianego projektowania i testowania układów i systemów elektronicznych. Najważniejsze prowadzone przez niego przedmioty to Podstawy Techniki Cyfrowej oraz Niezawodność i Testowanie, dla których zorganizował laboratoria studenckie.
W uznaniu jego zasług dla nauki w kraju i na świecie prof. Andrzej Hławiczka został uhonorowany w 2006 r. Złotym Krzyżem Zasługi. Wyróżniono go również cytowaniami w amerykańskich encyklopediach „The Marquis Who’s Who” serie: „In the World”, „In America” oraz „In Science Engineering”.

Opracował: dr inż. Tomasz Garbolino

Lista publikacji

Artykuły i referaty konferencyjne:

  1. Dwupiątkowa dekada rewersyjna, Problemy Projektowe, Nr 3, 1969, str. 90‑93.
  2. Rewersyjny licznik dwupiątkowy, Zeszyty Naukowe Politechniki Śląskiej, Automatyka Z. 12, 1969, str. 77‑94.
  3. Końcówka grzejna do lutownicy elektrycznej, Wzór Użytkowy Nr 19640, 10.11.69.
  4. Automatyzacja procesu przygotowania mas, ETO w Przemyśle Materiałów Ogniotrwałych, 1970, str. 4‑8 (współautorzy: Hławiczka A. ‑ 50%, Matzner A. ‑ 50%).
  5. Perspektywy stosowania elementów bezstykowych w przemyśle materiałów ogniotrwałych, Materiały Ogniotrwałe, Nr 2, 1970, str. 43‑49.
  6. System der Komplexen Automatisierung des Messenaufbereitungsprozesses muttels Lochkartensteuerung und kontaktloser logisher Bauelemente, referat wygłoszony na Kolloqium Mechanisierung and Automatisierung in der Feuerfest Industrie, 15‑17 wrzesieñ 1970, Meisen NRD.
  7. Kompleksowa automatyzacja procesu przygotowania masy z zastosowaniem kart perforowanych, Materiały Ogniotrwałe, Nr 6, 1971, str. 129‑133,
  8. Przetwornik napięcia w częstotliwość zrealizowany na bazie multiwibratora astabilnego, PAK, Nr 1, 1971, str. 28‑31
  9. Realizacja dowolnych funkcji n‑zmiennych za pomocą kombinacyjnych bez hazardowych trójwarstwowych struktur logicznych o funktorach NOR, Prace V KKA, Gdańsk, czerwiec, 1971, str. 19‑26.
  10. Perspektywy wykorzystania przewodnościowej metody pomiaru wilgotności w przemyśle materiałów ogniotrwałych, Materiały Ogniotrwałe, Nr 4, 1972, str. 88‑92.
  11. Identyfikacja hazardu oraz jego eliminacja w kombinacyjnych układach logicznych zbudowanych z elementów NOR, Zeszyty Naukowe Politechniki Śląskiej, Automatyka, Z. 19, 1972, str. 17‑40.
  12. O pewnej metodzie syntezy minimalnych bez hazardowych kombinacyjnych układach przełączających TANT, Prace Instytutu Maszyn Matematycznych, Nr 3, 1972, str. 25‑46.
  13. Detection and Elimination of Basic Hazards in Multi‑Level Combinational Switching Networks. Proc. of 8th Yugoslav International Symposium on Information Processing, Bled, 1‑5 October 1973, str. 1‑13 w sekcji f6.
  14. Identyfikacja k‑krotnego hazardu podstawowego za pomocą składania tablicy strukturalnej implikantów, Materiały Jubileuszowej Konferencji Naukowej Wydziału Automatyki i Informatyki pn. Współczesne Problemy Automatyki i Informatyki, Sekcja B, 18‑20 wrzesień 1973, str. 239‑253.
  15. Elimination of Steady‑State‑Hazards in Multi‑Level Asynchronous Sequential Networks. Proc. of 9 th Yugoslav Intern. Symposium on Information Processing, Bled, 7‑11 October 1974, str. 1‑15 w sekcji 6.1.
  16. Lampa chłodzona sprężonym powietrzem, Patent Nr 70739, opublik. 16.09.1974.
  17. Lampa chłodzona sprężonym powietrzem, Patent Nr 70743, opublik. 16.09.1974.
  18. Wskaźnik i zadajnik poziomów napięć 0‑1 bezstykowych układów logicznych, Wzór Użytkowy Nr 23124, opublik. 21.12.74.
  19. Układ sterowania wagi elektronicznej, Patent Nr 72987, opublik. 20.12.1974.
  20. Detection of Structural‑Essential‑Hazards in Multi‑Level Asynchronous Sequential Switching Networks. Proc of the 3rd International Seminar on Applied Aspects of the Automata Theory, Varna, 3‑7 June 1975, str. 559‑570.
  21. Identyfikacja i eliminacja hazardu podstawowego w wielowarstwowych układach przełączających, Prace Instytutu Maszyn Matematycznych, Nr 1, Rok XVIII, 1976.
  22. Probliema azarta w prociesach tiestirowanija wycislitielnych ustrojstw, jego ustranienije. Cetwrta nacionalna konferencija po izczislitelna technika s mezdunarodno ucastie, Warna, 25‑30 września 1976, tom 4.
  23. Eliminacja hazardów w procesie testowania ‑ inne podejścia do problemu, Prace naukowe Instytutu Cybernetyki Technicznej Pol. Wrocławskiej, Seria: Konferencje, 34/9 Zeszyt pn. Diagnostyka systemów technicznych, Wrocław 1976, str. 25‑32.
  24. Układ sterowania programowego procesem przygotowania wieloskładnikowych mas sypkich, zwłaszcza ceramicznych, kartą dziurkowaną, Patent Nr 81296, opublik. 15.06.1976 (współtwórcy: Hławiczka A. ‑ 70%, Matzner A. ‑ 30%).
  25. Wierszowy rewersyjny czytnik kart perforowanych, Patent Nr 72904 opublik. 30.11.1976 (współtwórcy: Hławiczka A. ‑ 70%, Matzner A. ‑ 30%).
  26. Diagnostyka układów cyfrowych ‑ automatyczne generowanie testów. Proc. of  International Symposium “Fault Diagnosis of Digital Networks and Fault‑Tolerant Computing”, Wisła, 25‑27 May 1976, str. 11‑18 a także Notatka Seminaryjna Nr 1 IMM O/Śl z serii “Teoretyczne Podstawy Projektowania Systemów Cyfrowych”, styczeń 1976 (współautorzy: Hławiczka A. ‑ 30%, Górkiewicz J. ‑ 70%).
  27. Proc. of International Symposium “Fault Diagnosis of Digital Networks and Fault‑Tolerant Computing”, Wisła, 25‑27 May 1976, (praca zbiorowa pod red. A. Hławiczki).
  28. Diagnostyka układów cyfrowych z wykorzystaniem automatycznego generowania testów. Informatyka Nr 1, 1977, str. 15‑18 (współautorzy: Hławiczka A. ‑ 30%, Górkiewicz J. ‑ 70%).
  29. Problem hazardów w procesie testowania urządzeń cyfrowych i jego eliminacja. PAK Nr 7, 1977.
  30. Nowa metoda analizy układów przełączających i ich dynamiki. Prace VII KKA, Rzeszów, wrzesień 1977 (współautorzy: Hławiczka A. ‑ 50%, Kossowski W.A. ‑ 50%).
  31. A New Approach to Analysis of Steady‑State Hazards in Sequential Switching Circuits. Proc. of 12th Yugoslav International Symposium on Information Processing, Bled, 3‑8 October 1977, str. 1‑8 w sekcji 2 106.
  32. Analiza hazardów układów przełączających w procesie ich projektowania, Referat na posiedzeniu specjalistów krajów RWPG koordynującym temat współpracy naukowej krajów RWPG Nr 1‑15.1 pn. “Teoria Automatów”. 18‑23.04. 1977, Jachranka k. W‑wy.
  33. Analiza hazardów układów przełączających w procesie ich projektowania, Komunikaty Naukowe ISS, Katowice, Nr 2, 1977.
  34. A Method of Critical Hazards Tests Detection. Proc. of International Conference on Technical Diagnostics, Praga, 22‑25 September 1977, str. 177‑188.
  35. Diagnostyka urządzeń cyfrowych ‑ problem wymagający rozwiązania. Informatyka Nr 1, 1977, str. 29‑30 (współautorzy: Hławiczka A. ‑ 30%, Górkiewicz J. ‑ 70%).
  36. Diagnostyka i niezawodność systemów cyfrowych. PAK Nr 1, 1977, str. 32 (współautorzy: Hławiczka A. ‑ 30%, Górkiewicz J. ‑ 70%).
  37. Diagnostyka jako środek podwyższania niezawodności systemów komputerowych. Materiały Konferencji RELCOMEX’77 pn. Niezawodność i Eksploatacja Systemów Komputerowych, Zamek Książ, 31.08‑3.09.1977, a także Notka Nr 11 z Seminarium Monograficznego IMM O/Śl pn. Diagnostyka i Niezawodność Systemów Komputerowych (współautorzy: Hławiczka A. ‑ 60%, Zalcman Z. ‑ 40%).
  38. Comments on “Procedures for Eliminating Static and Dynamic Hazards in Test Generation”. IEEE Transaction on Computers, vol. C‑27, No 2, February 1978, s. 191.
  39. Multivalued Algebra to Diagnostic of Critical Hazards. Proc. of 1st International Confernce FTSD, Fault‑Tolerant Systems and Diagnostics, Gdańsk, September 1978 (wspó³autorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  40. Materiały pokonferencyjne Międzynarodowej Konferencji FTSD’78, Gdańsk, wrzesień 1978, Komunikaty Naukowe ISS nr 42 (praca zbiorowa pod red. A. Hławiczki).
  41. Multivalued Algebra to Diagnostic of Critical Hazards Komunikat Naukowy ISS, Katowice, Nr 25 1978 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  42. Równoległa detekcja i lokalizacja hazardów krytycznych w bez pętlowych układach asynchronicznych. Materiały Sympozjum pn. “Projektowanie wspomagane komputerem w elektronice”, Warszawa, 15‑16 listopad 1978.
  43. Równoległa detekcja i lokalizacja hazardów krytycznych w bez pętlowych układach asynchronicznych, Komunikaty Naukowe ISS, Katowice, Nr 12, 1978.
  44. Równoległa detekcja hazardów krytycznych za pomocą mnogościowego ujęcia algebry wielowartościowej. Komunikaty Naukowe ISS, Katowice, Nr 31, 1978 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  45. Metoda wykrywania i lokalizowania szkodliwych zjawisk przejściowych w pętlowych asynchronicznych układach przełączających. Komunikaty Naukowe ISS, Katowice, Nr 26, 1978 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  46. Równoległa analiza układów asynchronicznych z uwzględnieniem detekcji hazardów krytycznych, hazardów przejściowych i oscylacji. Komunikat Naukowy ISS, Katowice, Nr 36, 1979 (współautorzy: Hławiczka A. ‑ 50%, Kołodziej J. ‑ 25%, Stoch S. ‑ 25%).
  47. Równoległa detekcja hazardów krytycznych za pomocą mnogościowego ujęcia algebry wielowartościowej. Materiały IV Międzynarodowej Konferencji Naukowo‑Technicznej MIKRONIKA’79, Warszawa, 20‑22 listopad 1979,  (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  48. Parallel Detection of Critical Hazards in Loop Gate‑Type Asynchronous Sequential Switching Circuit. Proc. of 5th Seminar “Applied Aspects of the Automata Theory”, Warna, 15‑19 May 1979, str. 645‑657. (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  49. Parallel Detection of Critical Hazards in Loop Gate‑Type Asynchronous Sequential Switching Circuit Komunikaty Naukowe ISS, Katowice, Nr 34, 1979 (wspó³autorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  50. The Detection Method of Critical Races and Critical Hazards in Loop Asynchronous Sequential Circuits. Proc of 2‑nd International Conference FTSD, Marianske Lazne, str. 18‑20, September, 1979 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  51. Równoległa analiza hazardów krytycznych w pętlowych asynchronicznych układach przełączających. Prace VIII KKA, Szczecin, 1980 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  52. Równoległa analiza hazardów krytycznych w pętlowych asynchronicznych układach przełączających, Komunikaty Naukowe ISS, Katowice, Nr 60, 1980 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  53. The Method of Increasing the Probability of Detecting Errors for Signature Analysis. Proc. of 4th International FTSD Conference, Brno, September 1981, str. 273‑277 (współautorzy: Hławiczka A. ‑ 60%, Kubica H.: 40%).
  54. Co nowego w diagnostyce?, Informatyka nr 2, 1981, str. 20‑22 (współautorzy: Budka M ‑ 20%, Hławiczka A ‑ 40%, Łent B ‑ 20%, Piecha J ‑ 20%).
  55. Specjalizowany mikrokomputer do określania jakości żeliw. Materiały Konferencji pt. “Zastosowanie komputerów w przemyśle”, 1981, wrzesień, Szczecin, tom 2, str. 52‑60 (współautorzy: Hławiczka A. ‑ 33%, Nowiński M. ‑ 33%, Jeżewski J. ‑ 33%)
  56. Diagnostyka raz jeszcze. Informatyka nr 1, 1982, str. 26‑27.
  57. rozdział pt. Analiz pieriechodnych prociesow w logiczieskich schiemach s obratnoj swiaziu i s nieogranicziennymi zadierżkami w książce pt. Tieorija diskrietnych uprawlajuszczich ustrojstw, , wyd. Izdatielstwo NAUKA, Moskwa 1982, str. 104‑111.
  58. The Method of Recognition of Critical Hazards, Critical Races, Essential Hazards and D‑Trio, Proc. of 12th ISMVL, Paris, May 1982, IEEE Computer Society Press, str. 298‑311 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  59. SAS‑80 ‑ Exerciser for mP Based Systems Fault Signature Analysis. Proc. of 5th International FTSD Conference, Katowice, September, 1982, str. 83‑93 (współautorzy: Hławiczka A. ‑ 33%, Huetter L. ‑ 33%, Pach A. ‑ 33%)
  60. Stymulator do analizy sygnaturowej uszkodzeń w systemach mikroprocesorowych. PAK nr 6, 1983, str. 196‑199 (współautorzy: Hławiczka A. ‑ 33%, Huetter L. ‑ 33%, Pach A. ‑ 33%)
  61. MIT 80 ‑ Jednokartowy mikrokomputer do oceny jakości żeliw. Zeszyty Naukowe Politechniki Śląskiej, s. Automatyka, z. 66, nr 752, 1983, str. 151‑165 (współautorzy: Hławiczka A. ‑ 33%, Nowiński M. ‑ 33%, Jeżewski J. ‑ 33%)
  62. MIT 80 ‑ Jednokartowy mikrokomputer do oceny jakości żeliw Materiały z Konferencji pn. Metoda ATD i jej zastosowanie w praktyce, Gliwice, 1983, str. 76‑86, (współautorzy: Hławiczka A. ‑ 33%, Nowiński M. ‑ 33%, Jeżewski J. ‑ 33%)
  63. Method for Compression of Serial of Test Result Three State Data. Proc. of 6th International FTSD Conference, Brno, Septemeber 1983, str. 162‑168 (współautorzy: Hławiczka A. ‑ 50%, Pach A. ‑ 50%)
  64. Measure of the Effectiveness of Signature Analysis of Errors due to Repeated‑Use Faults. Proc.of Internartional RELCOMEX Conference, Ksi¹¿, May 1984, str. 271‑275 (współautorzy: Hławiczka A. ‑ 50%, Zaremba M.50%).
  65. Binary Implemented Compression of Multiple‑Valued Data Serial Streams. Proc. of 14th ISMVL, Winnipeg, May 1984, str. 109‑117, IEEE Computer Society Press.
  66. Fault Signature Effectiveness of Microcomputer Address Bus. Electronics Letters, No 16, vol 20, August 1984, str. 645‑646.
  67. Fault Signature Effectiveness of Microcomputer Address Bus. Proceedings of 7th International FTSD Conference, Sofia, October 1984, str. 216‑223.
  68. Compression of Multi‑Valued Data Serial Streams by Means of Parallel LFSR Signature Analyser. Proceedings of 2nd ICFTCS, Informatik‑Fachberichte No 84, Bonn, September 1984, str. 404‑416, wyd. Springer‑Verlag.
  69. PAS 80 ‑ Programowalny analizator sygnatur współpracujący z mikrokomputerem, Materiały Konferencji pn. Mikrokomputery w automatyce i technice systemów, tom 1, Wrocław, wrzesień 1984, str. 169‑176 (współautorzy: Hławiczka A. ‑ 50%, Nowiński M. ‑ 50 %).
  70. PAS 80 ‑ Programowalny analizator sygnatur współpracujący z mikrokomputerem. PAK nr 7, 1985, str. 169‑171 (współautorzy: Hławiczka A. ‑ 50%, Nowiński M. ‑ 50 %).
  71. Easy‑To‑Use Programmable Signature Analyzer PAS 80. Proc. of MICROSYSTEM Conference, Tabor, October 1985 (współautorzy: Hławiczka A. ‑ 50%, Nowiński M. ‑ 50 %).
  72. Easy‑To‑Use Programmable Signature Analyzer PAS 80, Proceedings of 6th RELECTRONIC Symposium, Budapest, August 1985, str. 98‑102 (współautorzy: Hławiczka A.‑50%, Nowiński M. ‑ 50 %).
  73. Testowanie systemów mikroprocesorowych za pomocą emulatora układowego sprzężonego z analizatorem sygnatur. PAK nr 2, 1985, str. 40‑44 (współautorzy: Hławiczka A. ‑ 30%, Jura J. ‑ 35% , Sąkol J. ‑ 35%).
  74. Własności detekcyjne różnych metod równoległej kompresji przy pomocy rejestru liniowego. Proc. of 8th FTSD Conference, Kokotek, September 1985, str. 145‑152.
  75. Binary Implemented Exhaustive Testing of Multi‑Valued Logic Networks. Proc. of 8th International FTSD Conference, Kokotek, September 1985, str. 181‑191.
  76. Easy‑to‑use Programmable Signature Analyzer PAS 80, The Note in The Euromicro Journal Microprocessing and Microprogramming, vol 17, No 4, April 1986, str. 221. (współautorzy: Hławiczka A. ‑ 50%, Nowiński M. ‑ 50 %).
  77. Parallel Multisignature Analysis of Faults in the Multi‑Output Digital System. Proc. of 16th FTCS Conference, Vienna July 1986, Washington, str. 398‑403, wyd. IEEE Computer Society Press.
  78. Wielosygnaturowa równoległa analiza uszkodzeń systemie cyfrowym. Zeszyty Naukowe Politechniki Śląskiej, z.83, 1986, Automatyka, nr kol. 888, str. 9‑31.
  79. Compression of Three‑State Data Serial Streams by Means of a Parallel LFSR Signature Analyzer. IEEE Transaction on Computers, vol C‑35, No 8, August 1986, str. 732‑746,
  80. The Survey on Signature Testing Methods. Proc. of 9th International FTSD Conference, Brno, September 1986, str. 21‑30.
  81. Signature Testing Methods for Microcomputers ‑ A survey, Prace Naukowe ICT Pol. Wroc³awskiej, nr 73, s. Konferencje, nr 30, Microcomputer 86 ‑ Design, Practice, Education, Wroc³aw, 1986, str. 90‑99.
  82. Signature Verifier vs Signature Analyzer‑Probability of Errors Detecting. Proc. of MICROELECTRONIK Conference, Ploudiv, October, 1986 (współautorzy: Hławiczka A. ‑ 50%, Mostowski K. ‑ 50%).
  83. Binary Impelemnted Exhaustive Testing of Multi‑Valued Logic Networks. Proc. of 16th ISMVL, Blacksburg, May 1986, str. 85‑93, wyd. IEEE Computer Society Press.
  84. BIST Structure Using Multi‑input Shift Register with Initial Value. Electronics Letters, No 9, vol 23, 23rd April 1987, str. 476‑478.
  85. BIST Structure Using Multi‑input Shift Register with Initial Value, Proc.of 10th International FTSD Conference, Sofia, 1987, str. 336‑342.
  86. Universal Test Controler Chip for Board Self Test. Proc. of 3rd International GI/ITG/GMA Conference on Fault‑Tolerant Computing Systems, Bremerhaven, September 1987, str. 165‑175, wyd. Springer‑Verlag (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  87. Sposób zwiększania prawdopodobieństwa wykrywania i lokalizacji uszkodzeń techniką analizy sygnatur w systemach cyfrowych zwłaszcza mikrokomputerowych. Patent nr 137712, opublik. 10.10.1987 (współtwórcy: Hławiczka A. ‑ 60%, Kubica H.: 40%).
  88. Board Self‑Testing Using Universal Test Controler. Proc. of 10th Conference on FTSD, Sofia, June 1987, str. 350‑356 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  89. VLSI Wafers and Boards Diagnostics Using Multisignature Analysis, Proc. of 2nd European Workshop on Fault Diagnostics, Reliability and Related Knowledge‑based Approaches, Manchester, April 1987, str. 291‑298, wyd. Pergamon Press.
  90. Podstawy teoretyczne równoległej analizy sygnaturowej z wykorzystaniem dowolnego rejestru przesuwającego ze sprzężeniem liniowym. Prace IPI PAN, nr 601, marzec 1987.
  91. Built‑In Evaluator Using Multiple Compression, Poster of 6th European Workshop on Design For Testability, Garderen, June 1988.
  92. Podstawy teoretyczne równoległej analizy sygnaturowej z wykorzystaniem dowolnego rejestru przesuwającego ze sprzężeniem liniowym. Archiwum Automatyki i Telemechaniki, tom XXXIII, z.2, 1988, str. 279‑313.
  93. Własności detekcyjne różnych metod równoległej kompresji przy pomocy rejestru liniowego. Proc. of 8th FTSD Conference, Kokotek, September 1985, str. 145‑152.
  94. Multi‑Valued Logic Circuit Testing with Boundary Scan Path. Proc. of 11th Conference on FTSD, Suhl, June 1988, str. 253‑258 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  95. Boundary Scan Path For Multi‑Valued Logic Circuit. 14th Symposium on Microprocessing and Microprogramming, Zurich, August‑September 1988 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  96. A Linear Feedback Shift Register as Modifier to Optimize Error Masking In‑Built Self‑Testing. Proc. of 11th Conference on FTSD, Suhl, June 1988, str. 209‑214 (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  97. Weryfikatory sygnatur ‑ druga generacja analizatorów sygnatur. PAK, 1988, Nr 7, str. 156‑159.
  98. Automatyczny tester funkcjonalny układów scalonych ‑ MASTER 86, własności, technika diagnostyczna, oprogramowanie. PAK, Nr 9, 1988, str. 209‑211 (współautorzy: Mitas A. ‑ 50%,Hławiczka A. ‑ 25%, Polok D. ‑ 25%).
  99. Built‑In Evaluator Using Multiple Compression, Journal of New Generation of Computer Systems, vol 2, No 4, 1989, str. 295‑305, wyd. Akademie‑Verlag Berlin.
  100. Hybrid Design of Parallel Signature Analyzers. Proc. of 1st European Test Conference, Paris, April 1989, Washington, str. 354‑360, wyd. IEEE Computer Society Press.
  101. Wpływ liniowych sprzężeń zwrotnych na skuteczność analizy sygnaturowej uszkodzeń. Prace IPI PAN, marzec 1989, Nr 655 (współautorzy: Hławiczka A. ‑ 50%, Mostowski K. ‑ 50%).
  102. Samotestowalne mikrokomputerowe urządzenie pomiarowe CRYSTALDIGRAF NC‑ST, ELEKTRONIZACJA, z.28, 1989, str. 66‑80, wyd. WKiŁ Warszawa (współautorzy: Hławiczka A. ‑ 50%, Nikiel J. ‑ 50%).
  103. Ułatwianie testowania przy użyciu uniwersalnego sprzęgu upraszczającego komunikację pomiędzy układem cyfrowym a jego testerem. Materiały V Krajowego Sympozjum Telekomunikacji KST 89, Bydgoszcz, wrzesień 1989, tom E, str. 81‑90.
  104. Metody testowania pakietów cyfrowych w produkcji seryjnej ‑ wady i zalety. ELEKTRONIZACJA, z. 28, 1989, str. 41‑51, wyd. WKiŁ Warszawa.
  105. Eliminacja krążących pakietów oraz zwiększanie przepustowości testerów za pomocą analizatorów i weryfikatorów sygnatur. ELEKTRONIZACJA, z. 28, 1989, str. 80‑91, wyd. WKi£ Warszawa
  106. Use of Built‑In Evaluators with Linear Compression. Proc. of 12th International Conference on FTSD, Praha, September 1989, str. 32‑45.
  107. Przyczyny małej popularności stosowania technologii upraszczania testowania. PAK, nr 11, 1990, str. 228‑230.
  108. Testowanie i projektowanie łatwo testowalnych układów i pakietów cyfrowych ‑ część 1. Skrypt Politechniki Sląskiej nr 1586, Gliwice 1990 (praca zbiorowa pod red. A. Hławiczki, udział 45%).
  109. Sprzęgi ułatwiające testowanie. ELEKTRONIKA, nr 7‑9, 1990, str. 57‑61.
  110. Built‑In Self‑Test Using Time Linear Compression, Journal of the New Generation of Computer Systems, 1990, vol 3, no. 4, str. 337‑352, wyd. Akademie‑Verlag Berlin.
  111. Tester wewnętrzny w postaci komórkowego rejestru liniowego ‑ jedna z jego właściwości. Materiały 13 KKTOIUE, Bielsko‑Biała, 16‑18 październik 1990, tom 1, str. 99‑104.
  112. Wbudowane weryfikatory i ich rola w procesie samotestowania. ELEKTRONIKA, nr 1, 1991, str. 13‑16.
  113. Plasterkowe rejestry komórkowe o sprzężeniu liniowym w testerach wewnętrznych. Materiały XI KKA, Białystok‑Białowieża, 17‑20 września 1991, tom 1, str. 355‑362.
  114. Concatenable Cellular Automata Register Design for Built‑In Self‑Test. Proc. of the European Conference on Design Automation, Brussels, 16‑19 March 1992, IEEE Computer Society Press, str. 164‑168 (współautorzy: Hławiczka A. ‑ 50%, Kopeæ M. ‑ 50%).
  115. D or T Flip‑Flop Based Linear Registers. Archives of Control Sciences (d.Archiwum Automatyki i Telemechaniki), vol. 1 (XXXVII), 1992, no. 3‑4, str. 249‑268.
  116. Parallel Signature Analyzers Using Hybrid Design of their Linear Feedbacks, IEEE Trans. on Computers, vol 41, No 12, December 1992, str. 1562‑1571.
  117. Signature Analyzers Testing with Bottom‑Top Exclusive OR type MISR. Proc. of 4th International GI/ITG/GMA Conference on FTCS, Baden‑Baden, September 1989, str. 356‑367, wyd. Springer‑Verlag.
  118. Biblioteka komórek standardowych do automatycznego projektowania liniowych testerów wewnętrznych. ELEKTRONIKA, Nr 2, 1993, str. 11‑14.
  119. Biblioteka komórek standardowych do automatycznego projektowania liniowych testerów wewnętrznych, Problemy Współczesnej Elektroniki; Materiały jubileuszowej sesji naukowej zorganizowanej z okazji nadania tytułu doktora h.c. Politechniki Śląskiej i 80‑lecia urodzin prof. dr inż. Tadeusza Zagajewskiego, Gliwice, wrzesień 1992, str. 67‑78.
  120. Ułatwianie testowania systemów cyfrowych przy użyciu standardu P1149, ELEKTRONIKA, nr 7, 1992, str. 8‑14 (współautorzy: Hławiczka A. ‑ 50%, Kopeć M. ‑ 50%).
  121. Properties of the Rule 150/90 Cellular Automata ‑ Based MISRs and LFSRs used in Built‑In Self‑Test, Archiwum InformatykiTeoretycznej i Stosowanej, tom 5, zeszyt 1, 1993, str. 181‑203, (współautorzy: Hławiczka A. ‑ 50%, Kopeć M. ‑ 50%).
  122. Projekty nowych układów scalonych do realizacji sprzęgu P1149.3, ELEKTRONIKA, Nr 5, 1993, str. 10‑15, także Plasterkowy rejestr komórkowy o sprzężeniu liniowym (współautorzy: Hławiczka A. ‑ 35%, Kopeć M. ‑ 35%, Chachulski M. ‑ 25%, Boszko M.‑ 5%).
  123. Analizatory sygnatur ‑ Poradnik dla użytkownika. Skrypt Politechniki Śląskiej nr 1706, Gliwice 1993, (współautorzy: Hławiczka A. ‑ 40%, Mitas A. ‑ 40%, Ostas P. ‑ 20%).
  124. Łatwo testowalne układy i pakiety cyfrowe ‑ projektowanie i testowanie, Wyd. WNT, Warszawa, 1993 (praca zbiorowa pod red. A. Hławiczki, udział 45%).
  125. The Optimized Synthesis of Self‑Testable Finite State Machines Using BIST‑PST Structures in ALTERA Structures. Proc. of 4th International Workshop on Field Programmable Logic and Applications, September 7‑9, 1994, Praque, Lecture Notes in Computer Science no 849, str. 120‑122. Springer Verlag Press, (współautorzy: Hławiczka A. ‑ 70%, Binda J. ‑ 30%).
  126. Wiarygodność‑pożądana czy nieodłączna cecha współczesnych systemów informatycznych. Materiały z Konferencji pt. “Informatyka na Wyższych Uczelniach dla Gospodarki Narodowej”, Gdańsk, 17‑19 listopada 1994, str. 125‑129 (współautorzy: Sapiecha K. ‑ 20%, Sosnowski J. ‑ 16%, Hławiczka A. ‑ 16%, Piestrak J. ‑ 16%, Krawczyk H. ‑ 16%, Kraśniewski A. ‑ 16%).
  127. Testowanie i projektowanie łatwo testowalnych układów i pakietów cyfrowych ‑ część 2. Skrypt Politechniki Sląskiej nr 1788, Gliwice 1994 (praca zbiorowa pod red. A. Hławiczki, udział 45 %).
  128. The Optimized Synthesis of the SelfTestable Sequential Circuits Based on the ALTERA Circuits. Proc. of XVII KKTOiUE, 19 ‑21 październik 1994, Polanica Zdrój, Prace Naukowe Instytutu Telekomunikacji i Akustyki Politechniki Wrocławskiej nr 79, seria: konferencje nr 25 str. 561‑566 (współautorzy: Hławiczka A. ‑ 70%, Binda J. ‑ 30%).
  129. On‑Line and Off‑Line Testing Using a Linear Code‑Preserving Signature Analyzer Checker, Proc. of IEEE European Test Workshop ‑ ETW’96, June 12‑14 1996, Sete, Francja, str. 14‑20, (współautorzy: Hławiczka. A. ‑ 50%, Goessel M. ‑ 25%, Sogomonyan E.S. ‑ 25%)
  130. Memory Testing Using a Linear Code‑Preserving Signature Analyzer Checker, Proc. of EDCC‑2 Companion Workshop, May 15, 1996, Gliwice, str. 153‑175, (współautorzy: Hławiczka. A. ‑ 50%, Goessel M. ‑ 25%, Sogomonyan E.S. ‑ 25%).
  131. Condensed Circular Self‑Test Path: A Low‑Cost Circular BIST, Proc. of IEEE European Test Workshop ‑ ETW’96, June 12‑14 1996, Sete, Francja, str. 65‑69, t(współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  132. How to Reduce Cost of Circular Self‑Test Path: , Proc. of EDCC‑2 Companion Workshop,May 15, 1996, Gliwice, str. 147‑152, (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  133. Proc. of EDCC‑2 Companion Workshop on Dependable Computing, Silesian Technical University, Gliwice, May 15, 1996 (praca zbiorowa pod red. A. Hławiczki).
  134. Proc. of Dependable Computing ‑ EDCC‑2 (Second European Dependable Computing Conference, Taormina, Italy, October 1996), Lecture Notes in Computer Science no 1150, Springer Verlag, 1996 (praca zbiorowa pod red. Hławiczka A., Silva J.G., Simoncini L.)
  135. Skondensowany pierścień testujący: Nowa niedroga technika BIST, ELEKTRONIKA nr 8, 1996, str. 17‑20, (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%).
  136. Projektowanie łatowtestowalnych układów i systemów mikroelektronicznych na świecie i w Polsce, ELEKTRONIKA nr 4, 1996, str. 21‑23.
  137. Struktury testerów wewnętrznych dla samotestowalnych układów sekwencyjnych (część 2) ‑ Techniki ułatwiania testowania za pomocą rejestrów liniowych, ELEKTRONIKA, nr 10, 1996, str. 20‑24.
  138. Plasterkowy rejestr komórkowy o sprzężeniu liniowym, Patent PL 168495, opublik. 29.02.1996, WUP 02/96 (współtwórcy: Chachulski M. ‑ 20%, Hławiczka A. ‑ 40%, Kopeć M. ‑ 40%).
  139. Application of Condensed Circular BIST for EDAC Circuits, Proc. of Design and Diagnostics of Electronic Circuit and Systems’97 (DDECS’97), May 1997, Czechy str. 73‑78. (współautorzy: Hławiczka A. ‑ 50%, Badura D. ‑ 50%)
  140. Struktury testerów wewnętrznych dla samotestowalnych układów sekwencyjnych (część 1) ‑ rola rejestrów liniowych, ELEKTRONIKA, nr 9, 1996, str. 14‑18.
  141. A Hamming Code‑Preserving Signature Analyzer Checker For Memory With 8‑bits Data Words, Proc. of Int. Conf. on Programmable Devices and Systems, Ostrava, listopad 1996 str. 119‑126.
  142. Struktury testerów wewnętrznych dla samotestowalnych układów sekwencyjnych (część 3) ‑ Projektowanie Rejestrów Liniowych Przy Użyciu Układów Firmy ACTEL, ELEKTRONIKA, nr 2, 1997, str. 24‑29.
  143. Rejestry liniowe – analiza, synteza i zastosowania w testowaniu układów cyfrowych. Skrypt Politechniki Śląskiej nr 1370, seria Elektronika z. 9, 1997.
  144. Struktury testerów wewnętrznych dla samotestowalnych układów sekwencyjnych (część 4).  ELEKTRONIKA, nr 7-8, 1997, str. 33‑38.
  145. A Linear Code‑Preserving Signature Analyzer COPMISR, Proc. of VLSI Test Symposium (VTS’97), April 27‑May 1, 1997, Monterey, California, USA (współautorzy: Hławiczka. A. ‑ 50%, Goessel M. ‑ 25%, Sogomonyan E.S. ‑ 25%).
  146. A Low Cost BIST for EDAC Circuits. Proc. of the Sixth Asian Test Symposium AST,97, November  1997, Akita, Japan, IEEE Computers Society Press. (współautorzy: Hławiczka. A. – 50%, Badura D. – 50%).
  147. Test Pattern Generator for Delay Faults Based on LFSR with D,T Flip-Flops and Internal Inverters. Proc. of Second Intern. Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS’98), September 2-4, 1998, Szczyrk, str. 123-128. (współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  148. Zero Aliasing Compaction Based on MISR Using D and T Flip Flops. Proc. of Second Intern. Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS’98), September 2-4, 1998, Szczyrk, str. 179 – 184. (współautorzy: Hławiczka A. – 50%, Gucwa K. – 50%).
  149. Proc. of Design and Diagnostics of Electronic Circuits and Systems Workshop – DDECS’99, Szczyrk, 2-4 September 1998 (praca zbiorowa pod red. Hławiczka A, Kraśniewski A., Badura D.)
  150. Design of Fast LFSR and MISR Linear Registers Using Resources of OTP Type FPGA Circuit Produced by ACTEL and XILINX. Proc. of Second Intern. Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS’98September2-4, 1998, str. 193 – 200. (współautorzy: Hławiczka A. – 50%, Muszyński J.- 50%).
  151. Synthesis and Analysis of New LFSRs with D and T Flip-Flops, Inverters, XOR and IOR gates.  Proc. of 11th Workshop on Test Methods and Reliability of Circuits and Systems (TWS,99), February 28 – March 2, 1999, Potsdam, str. 34- 29. (współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  152. New Linear Compactor for BIST. Proc. of 11th Workshop on Test Methods and Reliability of Circuits and Systems (TWS,99), February 28 – March 2, 1999, Potsdam, str. 116-119. (współautorzy: Hławiczka A. – 50%, Gucwa K. – 50%).
  153. A New LFSR with D and T Flip‑Flops as an Effective Test Pattern Generator for VLSI Circuits, Proc. of Third European Dependable Computing Conference –  EDCC‑3, Prague, Czech Republic, September 15-17, 1999, Lecture Notes in Computer Science, Springer Verlag Press, str. 321-338 (współautorzy: Hławiczka  A. – 50%, Garbolino T. – 50%).
  154. Multi-Input Shift Register With Zero Output and Two-Output Space Compactor for BIST, Proc. of 10th European Workshop on Dependable Computing (EWDC-   10) – Design Methods and Tools for Dependable Systems and Quality of Service, May 6-7,1999, Vienna, str. 201-205 (współautorzy: Hławiczka A. – 50%, Gucwa K. -50%).
  155. Design of a Test Pattern Generator Using a New LFSR with D and T Flip-Flops, Proc.of IEEE European Test Workshop – ETW’99, Konstanz, Niemcy,  May 25-28th 1999 ,(współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  156. Two-Output Space Compactor and Multi-Input Shift Register with Zero Output for BIST, Proc. of  IEEE European Test Workshop – ETW’99, Konstanz, Niemcy, May 25-28th 1999 , (współautorzy: Hławiczka A. – 50%, Gucwa K. – 50%).
  157. Nowe rejestry liniowe ze sprzężeniami wykorzystującymi przerzutniki T oraz bramki XOR, IOR i NOT, Materiały Krajowego Sympozjum Telekomunikacji – KST’99, 8-10  września 1999, Bydgoszcz, str. 99-108. (współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  158. Nowa kompakcja liniowa bez użycia rejestrów MISR dla testerów wewnątrzukładowych, Materiały Krajowego Sympozjum Telekomunikacji – KST’99, 8-10  września 1999, Bydgoszcz, str. 109-118. (współautorzy: Hławiczka A. – 50%, Gucwa K. – 50%).
  159. Zero-Aliasing Compactors for IP Cores, Proc. of  Third Intern. Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS’2000), April 5-7, 2000, Smolenice castle, Slovakia, str 218 (współautorzy: Hławiczka A. – 50%, Gucwa K. – 50%).
  160. Designing Fast Test Pattern Generators Based on Rule 150/90 Cellular Auomata with low Cost Serial Seeding, Proc. of  Third Intern. Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS’2000), April 5-7, 2000, Smolenice castle, Slovakia, str.190-196. (współautorzy: Hławiczka A. – 50%, Kopeć M. – 50%).
  161. Initialisation of BIST Circuits Based on Rule 60 Cellular Automata, Proc. of IFAC Workshop on Programmable Devices and Systems (PDS’2000), Ostrava, Czech Republic, Feb. 8-9. 2000 str. 121-126. (współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  162. Fast and Low-Area TPGs based on T-type Flip-Flops can be Easily Integrated to the Scan Path, Digest of  IEEE European Test Workshop – ETW’00, Cascais, Portugal, May 23-26, 2000, str. 161-166, Computer Society Press. (współautorzy: Hławiczka A. -40%, Garbolino T. – 40%, Kristof A.- 20%).
  163. Easy Integration Based on T-type Flip-Flops Test Pattern Generators to the Scan Path, Proc. of the 7th Intern. Conf. On Mixed Design of Integrated Circuits and Systems (MIXDES’2000), Gdynia, 15-17 June, 2000, str. 523-526. ( współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  164. Compaction of IP cores responses without error masking, Proc. of the 7th Intern. Conf. On Mixed Design of Integrated Circuits and Systems  (MIXDES’2000), Gdynia, 15-17 June, 2000, str. 507-510. ( współautorzy: Hławiczka A. – 50%, Gucwa K. – 50%).
  165. Ustawianie stanu początkowego liniowych generatorów testów zbudowanych w oparciu o przerzutniki T,  Materiały Krajowego Sympozjum Telekomunikacji – KST’2000,  6-8 września 2000, Bydgoszcz, str. 95-101 . (współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  166. Deterministic TPG Based on Modified Feedback Shift Register Composed of D and T   type flip flops. Proc. of  Intern. Conference on Signals and Electronic Systems, 17-20 October, 2000, Ustroñ, str. 195-200. (współautorzy: Hławiczka A. – 50%, Garbolino T.- 50%).
  167.  Design and Testing of Fast and Cost Effetive Serial Seeding TPGs Based on One-Dimensional Linear Hybrid Cellular Automata. Proc. of Asian Test Symposium 2000 (ATS’2000), December 4-6,2000, Taipei, Taiwan, str. Computer Society Press. (współautorzy: Hławiczka A. – 50%, Kopeć M. – 50%).
  168. Projektowanie, ustawianie i testowanie szybkich generatorów typu CA złożonych z komórek o prawidłach 150/90, Archiwum Informatyki Teoretycznej i Stosowanej, tom 12 (2000), z. 4, str. 265-287. (współautorzy: Hławiczka A. – 50%, Kopeć M. – 50%)
  169. Low Hardware Overhead Deterministic Logic BIST with Zero-Aliasing Compactor , Proc. of  4th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS’2001),Gyor, Hungary, April 18-20,2001, str. 29-35 (współautorzy: Novak. O, Hławiczka A. Garbolino T., Gucwa K. Nosek J., Pliva Z.
  170. Laboratorium Podstaw Techniki Cyfrowej,  Skrypt Politechniki Śląskiej nr 2261,  Wydawnictwo  Politechniki Śląskiej  2001, wydanie 1 (praca zbiorowa pod red. Hławiczki A.)
  171. On the Designing of New Efficient Cellular Automata Structures for Built‑In Test Pattern Generators, Proc. of the 8th Intern. Conf. On Mixed Design of Integrated Circuits and Systems (MIXDES’2001), Zakopane, 21-23 June, 2001, str. 195-200. ( współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  172. Using Genetic Algorithms to Design Efficient Built-In Test Pattern Generators based on Specific Cellular Automata Structures, Proc. , Proc. of IFAC Workshop on Programmable Devices and Systems (PDS2001),Gliwice, Poland, November 22-23  2001 str. 263-268  (wspólautorzy: Hlawiczka A. – 33%, Henzel N. – 33%, Garbolino T. –  33%).
  173. Specific Cellular Automata Structures as Efficient test Pattern Generators, Microelectrinics Reliability 42 (2002), str. 975 – 983,  Pergamon: Elsevier Science LTD Press ( współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%).
  174. Dependable testing of MISR Compactor: An imperceptible problem? ,Proc. of  IEEE European Test Workshop – ETW’02, Corfu, Greece, May 26-29, 2002, str. 31-36, IEEE Computer Society Press (współautorzy: Hławiczka A.- 50%, Kopeæ M.-50%).
  175. Metoda wiarygodnego funkcjonalnego  testowania identycznych struktur cyfrowych na płytce krzemowej, Materiały 1-szej Krajowej Konferencji Elektroniki (KKE’02), Kołobrzeg – Dźwirzyno , 10-12.06.2002, str. 412-426. (współautorzy: Gamża W.- 40% Hławiczka A.- 40%, Kopeć M.-20%).
  176. Functional and Dependable Testing of Identical Digital Structures on Wafer, Archiwum Informatyki Teoretycznej i Stosowanej, Tom 14, z.3., 2002, str. 203-217. (współautorzy: Gamża W.- 40% Hławiczka A.- 40%, Kopeć M.-20%).
  177. Laboratorium Podstaw Techniki Cyfrowej,  Skrypt Politechniki Śląskiej nr 2297, Wydawnictwo Politechniki Śląskiej  2002, wydanie 2 poprawione (praca zbiorowa pod red. Hławiczki A.)
  178. Integration of a Long Test Pattern Generator Composed of T-type Flip-flops into Scan Path, Proc. of IFAC Workshop on Programmable Devices and Systems (PDS2003),Ostrava,  February 11-13  2003 str. 441-446, ( współautorzy: Hławiczka A. – 50%, Garbolino T. – 50%)
  179. A New, Efficiently Tested MISR-NOT Compactor fro Soft-Repairable Digital Circuits, Proc. of  5-th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS’2003), April 14-16, 2003, Hotel Trawiñski, Poznañ, str.219-224. (współautorzy: Hławiczka A. – 50%, Kopeć M. – 50%).
  180. Test –Per-Clock  Logic BIST with Semi-Deterministic Test Patterns and Zero-Aliasing Compactor, Journal of Electronic Testing – Theory and Applictions (JETTA), No 20, 2004, str. 109-122 (Kluwer Academic Publishers)  (współautorzy: Novak. O, Hławiczka A. Garbolino T., Gucwa K. Nosek J., Pliva Z.)
  181. A New Idea of Test-Per-Clock Interconnect BIST Structure, Proc. of East-West Design&Test Workshop (EWDTW2004), September 23-26, 2004, Alushta, Crimea, str. 23-29 ( współautorzy: Hławiczka A. – 40%, Garbolino T. – 40%, Kristof A. – 20%)
  182. A Novel Method of Designing Linear Ring Generators and Compactors, Proc. of  IFAC Workshop on Programmable Devices and Systems (PDS2004), November 18-19, 2004, Cracow ( współautorzy: Hławiczka A. – 80%, Garbolino T. – 20%).
  183. A. Hławiczka, T. Garbolino, K. Gucwa: – Rozdział zatytułowany “Output Response Analysers” str. 267-286 w książce „Handbook of Testing Electronic Systems” napisanej przez międzynarodowy zespół ekspertów,, Czech Technical University Publishing House, 2005
  184. A.Hlawiczka, K. Gucwa, T. Garbolino, M. Kopeć  “Can a D flip-flop based MISR compactor reliably detect interconnect faults ?”, Proc. of DDECS’05 (Design and Diagnostics of Electronic Circuits and Systems), Sopron, Hungary, 2005 , pp. 2-10
  185. A.Hlawiczka, K. Gucwa, T. Garbolino, M. Kopeć: “On detection of Interconnect faults by MISR compactor – unknown problems and new solutions”, Archives of Theoretical and Applied Informatics, vol. 17 (2005), no 2, pp 109-126
  186. M. Kopeć, T. Garbolino, K. Gucwa, A. Hlawiczka, “Detection, localisation and identification of interconnect faults using MISR Compactor”,  DDECS’06 (Design and Diagnostics of Electronic Circuits and Systems), Praque , April, 2006, (in press)
  187. M. Kopeć, T. Garbolino, K. Gucwa, A. Hławiczka: „Test Per Clock Detection, Localization and Identification of Interconnect Faults”, Proc. of IEEE ETS 2006 (Eleventh IEEE European Test Symposium), Southampton, United Kingdom, 21-24 May 2006, str 233-238
  188. T. Garbolino, M. Kopeć, K. Gucwa, A. Hławiczka: „On the Use of Multi-Signature Analysis for Interconnect Test”, Elektronika nr 10/2006, Wydawnictwo SIGMA NOT, str. 16-18
  189. T. Garbolino, M. Kopeć, K. Gucwa, A. HłM. Kopeć, T. Garbolino, Gucwa, A. Hławiczka: „Reliable Measurement of Interconnect Delays in Presence of Crosstalk-Induced Noise” Inf. Proc. of  IEEE ETS 2007 (12th IEEE European Test Symposium), Freiburg, Germany May 20-24, 2007, str. 167-172awiczka: „Multi Signature Analysis for Interconnect Test”, Proc. of the International Conference-Mixed Design of Integrated Circuits and Systems – MIXDES 2006 – Gdynia Poland, 22-24 June, 2006, str 577-582
  190. M. Kopeć, T. Garbolino, Gucwa, A. Hławiczka: „Reliable Measurement of Interconnect Delays in Presence of Crosstalk-Induced Noise” Inf. Proc. of  IEEE ETS 2007 (12th IEEE European Test Symposium), Freiburg, Germany May 20-24, 2007, str. 167-172.
  191. T. Garbolino, K. Gucwa, M. Kopeć, A. Hławiczka: Avoiding Crosstalk Influence on Interconnect Delay Fault Testing, Proc. of  IEEE (Design and Diagnostics of Electronic Circuits and Systems) DDECS 2007, Kraków, April 11-13 2007, str. 149-152
  192. T. Rudnicki, A. Hławiczka: Test Pattern Generator for Delay Faults, Proc. of  IEEE (Design and Diagnostics of Electronic Circuits and Systems) DDECS 2007, Kraków, April 11-13 2007, str. 255-258.
  193. T. Garbolino, K. Gucwa, M. Kopeć, A. Hławiczka: Crosstalk-Insensitive Method for Testing of Delay Faults in Interconnects between Cores in SoCs, Proc. of the International Conference-Mixed Design of Integrated Circuits and Systems – MIXDES 2007,
  194. T. Rudnicki, A. Hławiczka: Test Pattern Generator for Delay Faults, Theoretical and Applied Informatics, vol. 19 (2007) , no. 1, str. 19-36.
  195. A. Hławiczka, T. Garbolino: On Design of Ring LFSRs and MISRs, Proc. of IEEE East-West Design and Test International Symposium –EWDTS 2007, Armenia, Erywan, September  7-10 2007, str 27 – 34.
  196. Papa G.,Garbolino T., Novak F., Hławiczka A., Deterministic Test Pattern Generator Design With Genetic Algorithm Approach, Journal of Electrical Engineering, Vol. 58, No 3, 2007 , pp. 121-127.
  197. A. Hławiczka, K. Gucwa, T. Garbolino, M. Kopeć: Interconnect Faults Identification and Localization Using Modified Ring LFSRs, Proceedings of 2008 IEEE Workshop on Design and Diagnostic of Electronic Circuits and Systems (DDECS), April 16-18, 2008, Bratislava, Slovakia, str. 247-250.
  198. A. Hławiczka, K. Gucwa, T. Garbolino, M. Kopeć: Application of Modified Ring LFSRS for Interconnect Faults Detection, Proceedings of the 15th International Conference, Mixed Design of Integrated Circuits and Systems (MIXDES), Poznań, 19-21 June, 2008, str. 487-492,
  199. A. HŁAWICZKA, K. GUCWA, T. GARBOLINO: Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA, Materiały konferencji  RUC’08, 2008, a także Pomiary Automatyka Kontrola (PAK) vol. 54, nr 8/2008, str. 594-597
  200. M. Kopeć, T. Garbolino, Gucwa, A. Hławiczka: Identification of dynamic faults in interconnects by the use of polynomial algebra, Digest of Papers of IEEE European Test Symposium – ETS’08, Verbania, Italy, 25-29 May, 2008. Artykuł dostępny wyłącznie w wersji elektronicznej na CD-ROMie
  201.  M. Kopeć ,T. Garbolino, , K. Gucwa, A. Hławiczka: On Application of Polynomial Algebra for Identification of Dynamic Faults in Interconnects , Electronics and Telecommunications Quarterly, 2008, 54, no 1, pp. 29-41.
  202. A. Hławiczka, T. Garbolino: On Design of High Speed Test Pattern Generators Based on Ring LFSRs”, Electronics and Telecomunications Quarterly, 2008, 54, no 1.str. 43-51
  203. Tomasz Rudnicki, Tomasz Garbolino, Krzysztof Gucwa, Andrzej Hławiczka: „Skuteczny generator przesłuchów w połączeniach”, Szósta Konferencja Naukowa Informatyka – Sztuka czy Rzemiosło oraz Warsztaty Szkoleniowe KNWS 2009, 3-5 czerwca 2009 r., Rydzyna k. Leszna, str. 60-62 oraz Pomiary Automatyka Kontrola (PAK), vol. 55, nr 7/2009, str. 432-434
  204. Tomasz Rudnicki, Tomasz Garbolino, Krzysztof Gucwa, Andrzej Hławiczka: „Effective BIST for Crosstalk Faults in Interconnects”, 2009 IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, April 15-17, 2009, Liberec, Czech Republic, pp. 164-169
  205. Hławiczka, K. Gucwa, T. Garbolino, M. Kopeć „Testing of crosstalk-type dynamic faults in interconnection networks with use of ring LFSRs”, Proc. of the 16th International Conference: Mixed Design of Integrated Circuits and Systems (MIXDES 2009) Łódź, Poland, str. 530-535
  206. Hławiczka, T. Garbolino,  K. Gucwa, „Testowanie dynamicznych uszkodzeń typu przesłuchy w sieciach połączeń przy użyciu rejestrów pierścieniowych R-LFSR”, Pomiary Automatyka Kontrola (PAK) 8-2009, vol. 55, str 572-574
  207. A. Hławiczka, K. Gucwa, T. Garbolino „On the use of Ring LFSR based BIST for detection, identification and localization of static and dynamic faults in interconnects”, Theoretical and Applied Informatics-quarterly vol. 21 – No 1/2009, str. 23-36
  208. T. Garbolino, K. Gucwa, Hławiczka, M. Kopeć, „An Interconnect BIST for crosstalk faults based on a Ring LFSR”, Proc. of IEEE East-West Design & Test Symposium (EWDTS’09), Moscow, Russia, Sept 18-21,2009, str. 381-384
  209. Garbolino T., Krzysztof G., Hławiczka A., “Testing of Interconnections with Use of Reduced-size Signature-based Diagnostic Dictionary”, Proceedings of 17th International Conference, Mixed Design of Integrated Circuits and Systems MIXDES 2010, Wroc³aw, str. 486-491
  210. Garbolino T., Gucwa K., Hławiczka A., “Reduced-size Signature-based Diagnostic Dictionary for Interconnection Testing”, Proceedings of 10th International IFAC Workshop on Programmable Devices and Embeded Systems (PdeS 2010), Pszczyna, October 6-7, 2010, str. 103-108
  211. Garbolino T., Gucwa K., Hławiczka A., “Redukcja rozmiaru słownika diagnostycznego wykorzystywanego do testowania połączeń” Pomiary Automatyka Kontrola (PAK), w druku (publikacja pokonferencyjna konferencji PDS 2010)
  212. Hławiczka A., Gucwa K., Garbolino T., Kopeć M. , „Testing of crosstalk-type dynamic faults in interconnection networks with use of ring LFSRs”, Przegl¹d Elektrotechniczny (Electrical Review), ISSN 0033-2097, R. 86 NR 11a/2010, str. 133- 137
  213. Garbolino T. , Gucwa K. , Hławiczka A., “How to Reduce Size of a Signature-based Diagnostic Dictionary Used for Testing of Connections”, Proceedings of 11th  IEEE Symposium on Design and Diagnostic of Electronic Circuits and Systems (DDECS 2010), Viena, Austria, str. 201- 204
  214. Gucwa K., Garbolino T., Hławiczka A., ”Analysis of Operation of Ring LFSR Used for Testing of Unidirectional Interleaved Interconnections”, Proc. of the 18th IEEE International Conference Mixed Design of Integrated Circuits and Systems – MIXDES 2011, pp. 479-484.
  215. Gucwa K., Garbolino T., Hławiczka A., “Analysis of Operation of Ring LFSR used for Testing of Unidirectional Interleaved Interconnections”, przyjęto do druku w czasopiśmie Elektronika

 

objaśnienia skrótów:
DDECS     – Design and Diagnostics od Electronic Circuits and Systems
EDCC        – European Dependable Computing Conference
ETW          – European Test Workshop
EWDC       – European Workshop on Dependable Computing
FTSD         ‑ Fault Tolerant Systems and Diagnostics
FTCS         ‑ Fault Tolerant Computing Systems
ISMVL        ‑ International Symposium on Multiple ‑ Valued Logic
ICFTCS      ‑ Int’ Conf. on Fault Tolerant Computing Systems
KKA           ‑ Krajowa Konferencja Automatyki
KST            – Krajowe Sympozjum Telekomunikacji
PAK            ‑ Pomiary Automatyka Kontrola

© Politechnika Śląska

Ogólna klauzula informacyjna o przetwarzaniu danych osobowych przez Politechnikę Śląską

Całkowitą odpowiedzialność za poprawność, aktualność i zgodność z przepisami prawa materiałów publikowanych za pośrednictwem serwisu internetowego Politechniki Śląskiej ponoszą ich autorzy - jednostki organizacyjne, w których materiały informacyjne wytworzono. Prowadzenie: Centrum Informatyczne Politechniki Śląskiej (www@polsl.pl)

Zasady wykorzystywania „ciasteczek” (ang. cookies) w serwisach internetowych Politechniki Śląskiej

Deklaracja dostępności

„E-Politechnika Śląska - utworzenie platformy elektronicznych usług publicznych Politechniki Śląskiej”

Fundusze Europejskie
Fundusze Europejskie
Fundusze Europejskie
Fundusze Europejskie