Obszar zainteresowań naukowych i dydaktycznych:

• układy cyfrowe, struktury i systemy programowalne, układy logiki programowalnej CPLD i FPGA, projektowanie układów cyfrowych w języku Verilog HDL,
• synteza logiki ze szczególnym uwzględnieniem syntezy automatów sekwencyjnych, dekompozycja, odwzorowanie technologiczne,
• sterowniki przemysłowe, implementacja sterowników zgodnych z normą IEC 61131 w układach FPGA, sprzętowe wspomaganie operacji w sterownikach,
• mikroprocesory RISC-V.

Prowadzone przedmioty obieralne:

• programowanie robotów mobilnych na bazie mikrokontrolerów z rdzeniem ARM,
• projektowanie układów cyfrowych w języku Verilog HDL,
• systemy procesorowe w układach reprogramowalnych.

Opiekun Studenckiego Koła Naukowego Elektroników http://kne.polsl.pl/

Rozprawa Doktorska:

Tytuł rozprawy:

“Kodowanie stanów automatów sekwencyjnych dla matrycowych struktur programowalnych typu PAL”

        Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, 2006r.

        Promotor: prof. dr hab. inż. Dariusz Kania.

Habilitacja:

Tytuł:

“Metody syntezy i odwzorowania technologicznego automatów sekwencyjnych dla struktur programowalnych typu PAL”

         Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, 2017r.

 
Monografie, rozdziały w monografii:

R. Czerwinski, D. Kania, Finite State Machine Logic Synthesis for Complex Programmable Logic Devices, Springer, 2013

 
Artykuły i referaty konferencyjne:

2020

• • • Sz. Sarna, R. Czerwiński, RSA and ECC universal, constant time modular inversion, 16th International Conference of Computational Methods in Sciences and Engineering, ICCMSE’20, Heraklion, Crete, Greece, 29 April-3 May, 2020

2019

• • • R. Czerwinski, M. Chmiel, Hardware-Based Single-Clock-Cycle Edge Detector for a PLC Central Processing Unit, Electronics, 2019, 8(12), 1529 (DOI: 10.3390/electronics8121529) https://www.mdpi.com/2079-9292/8/12/1529

2018

• • • Robert Nawrath, Robert Czerwiński. FPGA-based implementation of APB/SPI bridge. International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 080011, bibliogr. 10 poz.

    • Robert Czerwiński, Dariusz Kania, Józef Kulisz, R. Wiśniewski, G. Bazydło. A preface for symposium no 12 “Logic Synthesis and Control Systems”. International Conference of Computational Methods in Sciences and Engineering 2018 (ICCMSE 2018), Thessaloniki, Greece, 14-18 March 2018. Eds. Theodore E. Simos, Zacharoula Kalogiratou and Theodore Monovasilis. Melville : American Institute of Physics, 2018, art. no. 0800

    • Czerwiński Robert. Zdolni programiści Biul. Pol. Śl. 2018 nr 3, s. 47 p-ISSN:  1689-81

  • • Rudnicki Tomasz, Sikora Andrzej, Czerwiński Robert and Glinka Tadeusz. Impact of PWM control frequency on efficiency of drive with 1 kW permanent magnet synchronous motor, 2018, COMPEL-THE INTERNATIONAL JOURNAL FOR COMPUTATION AND MATHEMATICS IN ELECTRICAL AND ELECTRONIC ENGINEERING, vol. 37 iss. 1, pp. 307-318

2016

• • • Chmiel Mirosław, Kulisz Józef, Czerwiński Robert, Krzyżyk Adrian, Rosół Marcin and Smolarek Patryk. An IEC 61131-3-based PLC Implemented by means of an FPGA, 2016. MICROPROCESSORS AND MICROSYSTEMS, vol. 2016, no. 44, pp. 28-37

    • Czerwiński Robert and Kania Dariusz. State assignment and optimization of ultra high speed FSMs utilizing tri-state buffers, 2016. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS, vol. 22, no. 1, pp. 1-25

    • Rudnicki Tomasz, Sikora Andrzej, Czerwiński Robert and Polok Dariusz. Impact of PWM Control Frequency onto Efficiency of a 1 kW Permanent Magnet Synchronous Motor, 2016. ELEKTRONIKA IR ELEKTROTECHNIKA, vol. 22, no. 6, pp. 10-16

    • Mazur Przemysław, Chmiel Mirosław and Czerwiński Robert. Central processing unit of IEC 61131-3-based PLC, 2016. 14th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (PDeS’16), 05/10/2016-07/10/2016, Brno, Czechy. IFAC-PapersOnLine, vol. 49, no. 25, pp. 454-459

2015

• • • Chmiel Mirosław, Kulisz Józef, Czerwiński Robert, Krzyżyk Adrian, Rosół Marcin and Smolarek Patryk. An IEC 61131-3-based PLC Implemented by means of an FPGA, 2015. MICROPROCESSORS AND MICROSYSTEMS, vol. 2015, no. 11

    • Rudnicki Tomasz, Czerwiński Robert, Polok Dariusz and Sikora Andrzej. Performance analysis of a PMSM drive with torque and speed control, 2015. 22nd International Conference on Mixed Design of Integrated Circuits & Systems (MIXDES), 25/06/2015-27/06/2015, Torun, POLAND. 2015 22ND INTERNATIONAL CONFERENCE MIXED DESIGN OF INTEGRATED CIRCUITS & SYSTEMS (MIXDES), ISBN: 978-8-3635-7806-0, pp. 562-566

    • Rudnicki Tomasz, Czerwiński Robert and Sikora Andrzej. Examination of permanent magnet motor with sinusoidal back-EMF, 2015. 13th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (PDeS) (PDeS), 13/05/2015-15/05/2015, Kraków, pp. 170-173

    • Chmiel Mirosław, Czerwiński Robert and Smolarek Patryk. IEC 61131-3-based PLC Implemented by means of FPGA, 2015. 13th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (PDeS’15), 13/05/2015-14/05/2015, Kraków, pp. 383-388

2014

• • • Czerwiński Robert and Rudnicki Tomasz. Examination of Electromagnetic Noises and Practical Operations of a PMSM Motor Driven by a DSP and Controlled by Means of Field Oriented Control, 2014. ELEKTRONIKA IR ELEKTROTECHNIKA, vol. 20, no. 5, pp. 46-50

    • Rudnicki Tomasz, Czerwiński Robert and Sikora Andrzej. Propulsion system of permanent magnet motor with sinusoidal back-EMF, 2014. PRZEGLAD ELEKTROTECHNICZNY, vol. 90, no. 1, pp. 153-156

2013

• • • Czerwiński Robert and Kania Dariusz. Finite State Machine Logic Synthesis for CPLDs, 2013. ISBN: 978-3-6423-6165-4, Springer Heidelberg, New York, Dordrecht, London, Berlin Heildelberg

    • T. Rudnicki, R. Czerwiński, Wykorzystanie Procesora Sygnałowego do Sterowania Silnikiem z Magnesami Trwałymi, Zeszyty Problemowe – Maszyny Elektryczne, Nr 2/2013, ss. 259-263

    • T. Rudnicki, R. Czerwiński, A. Sikora, Układ napędowy z silnikiem z magnesami trwałymi o sinusoidalnym rozkładzie SEM, XI Konferencja WZEE 2013, Wybrane Zagadnienia Elektrotechniki i Elektroniki, Myczkowce, 27-30 września 2013 r.

    • T. Rudnicki, R. Czerwiński, A. Sikora, Sterowanie silnikiem PMSM z zachowaniem stałego kąta mocy, Przegląd Elektrotechniczny R. 89,Nr 10/0213, ss. 191-194

    • R. Czerwinski, M. Chmiel, W. Wygrabek, FPGA Implementation of Programmable Logic Controller Compliant with EN 61131-3, IFAC Workshop on Programmable Devices and Embedded Systems 2013, PDeS’13, 25-27 September 2013, pp. 24-29

2012

• • •  

    • T. Rudnicki, R. Czerwiński, Zastosowanie enkodera absolutnego do sterowania silnikiem synchronicznym z magnesami trwałymi, Elektronika
      Konstrukcje Technologie Zastosowania, 8/2012, pp. 121-124

    • T. Rudnicki, R. Czerwiński, Pomiar prądów fazowych silnika z magnesami trwałymi, Zeszyty Problemowe – Maszyny Elektryczne, Nr 97/2012, ss. 57-61

    • R. Czerwinski, D. Kania, Area and speed oriented synthesis of FSMs for PAL-based CPLDs, Microprocessors and Microsystems, Volume 36, Issue 1, February 2012, pp. 45–61 (DOI: 10.1016/j.micpro.2011.06.004)

    • T. Rudnicki, R. Czerwiński, A. Fręchowicz, Silnik PMSM: analiza matematyczna, układy sterowania,  Pomiary Automatyka Kontrola PAK, nr 1/2012, ss. 71-75

    • Ł. Szczygieł, R. Czerwiński, Ultrasonografia klasyczna i dopplerowska – podstawy. Ogólnopolski Przegląd Medyczny, OPM, nr 3/2012, ss. 36-42

2011

• • • J. Kulisz, R. Czerwinski, J. Mocha, M. Chmiel, Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC, Pomiary Automatyka Kontrola PAK, nr 1/2011, ss. 3-5

    • R. Czerwiński, D. Kania, State Minimization by means of Incompatibility Graph Coloring, Elektronika Konstrukcje Technologie Zastosowania, 3/2011, pp. 160-162

    • T. Rudnicki, R. Czerwiński, A. Fręchowicz, Układy sterowania silnikiem PMSM, Zeszyty Problemowe – Maszyny Elektryczne, Nr 90/2011, ss. 51-55

    • T. Rudnicki, R. Czerwiński, A. Fręchowicz, Silnik PMSM: analiza matematyczna, układy sterowania, VIII Konferencja Naukowa Informatyka – Sztuka czy Rzemiosło oraz Warsztaty Szkoleniowe KNWS’11, Karpacz, 7-10 czerwca 2011 r.,

    • T. Rudnicki, R. Czerwiński, A. Fręchowicz, Permanent Magnet Synchronous Motor Control Driver, Proceedings of the 18th International Conference Mixed Design of Integrated Circuits and Systems, Gliwice, 16-18 June 2011, pp. 545-548

    • T. Rudnicki, R. Czerwiński, Sterowanie bezszczotkowym silnikiem synchronicznym z magnesami trwałymi, Elektronika Konstrukcje Technologie Zastosowania, 11/2011, pp. 120-123

2010

• • • R. Czerwiński, D. Kania, A synthesis of high speed finite state machines, Bulletin of the Polish Academy of Sciences – Technical Sciences, Vol. 58, No. 4, 2010, pp. 635-643 (DOI: 10.2478/v10175-010-0067-6)

    • R. Czerwiński, T. Rudnicki, An Algorithm of the Test Pairs Minimization by means of the Incompatibility Graph, Pomiary Automatyka Kontrola, nr 6/2010, ss. 573-575,

    • J. Kulisz, R. Czerwinski, J. Mocha, M. Chmiel, A PC-based Object Simulator for Supporting PLC Software Development, IFAC Workshop on Programmable Devices and Embedded Systems 2010, PDeS’10, 6-8 October 2010, pp. 239-244

    • P. Foltyn, P. Flak, R. Czerwinski, T. Rudnicki, The Virtual Drum Kit, IFAC Workshop on Programmable Devices and Embedded Systems 2010, PDeS’10, 6-8 October 2010, pp. 257-260

2009

• • • R. Czerwiński, D. Kania, Synthesis of Finite State Machines for CPLDs, International Journal of Applied Mathematics and Computer Science (AMCS), Vol. 19, No. 4, 2009, pp. 647-659

    • R. Czerwiński, J. Kulisz, Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy, Elektronika nr 2/2009, ss. 77-82

    • R. Czerwiński, J. Kulisz, State Machine description oriented towards effective usage of vendor-independent synthesis tools, IFAC Workshop on Programmable Devices and Embedded Systems 2009, PDeS’09, 10-12 luty 2009, pp. 27-32

    • R. Czerwiński, D. Kania, State assignment and logic optimization for finite state machines, IFAC Workshop on Programmable Devices and Embedded Systems 2009, PDeS’09, 10-12 luty 2009, pp. 39-44

    • R. Czerwiński, D. Kania, CPLD–oriented Synthesis of Finite State Machines, Proceedings of the Twelfth Euromicro Symposium on Digital System Design, DSD2009, IEEE Computer Society Press, Patras 2009, pp. 521-528

    • Ł. Ławrocki, R. Czerwiński, Metoda syntezy logicznej ukierunkowana na wykorzystanie elementu XOR, Pomiary Automatyka Kontrola, nr 7bis/2009, ss. 636-638, 2009

    • D. Kania, A. Milik, J. Kulisz, A. Opara, R. Czerwiński, Logic synthesis dedicated for CPLD circuits, Electronics and Telecommunications Quarterly, Vol. 55, No. 2, 2009,

2008

• • • D. Kania, R. Czerwiński, Kodowanie stanów samokorekcyjnych układów sekwencyjnych, Elektronika nr 5/2008, ss. 107-111

2007

• • • R. Czerwiński, D. Kania, Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL, Pomiary Automatyka Kontrola, nr 7bis/2007, ss. 45-47, 2007

    • R. Czerwiński, D. Kania, Prosta metoda kodowania stanów przeznaczona dla struktur programowalnych, KKE’2007, Darłówko Wschodnie, 2007, ss. 189-194

    • Ł. Szczygieł, R. Czerwiński, Strona WWW gabinetu lekarskiego. Proste, ale jak to zrobić? Gabinet Prywatny, 2007: 5-6(163), ss. 58-62

    • Ł. Szczygieł, R. Czerwiński, Komputerowe wspomaganie pracy w gabinecie lekarskim: jak ułatwić sobie życie i zaoszczędzić parę groszy, Gabinet Prywatny, 2007: 8-9(166), ss. 73-76

2006

• • • D. Kania, J. Kulisz, A. Milik, R. Czerwiński, Strategie syntezy przeznaczone dla układów CPLD, Pomiary, Automatyka Kontrola, nr 7 bis, ss.103-105, 2006

    • R. Czerwiński, D. Kania, Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem, Elektronika nr 11/2006, ss. 26-28

    • R. Czerwiński, D. Kania, J. Kulisz, FSMs state encoding targeting at logic level minimization, Bulletin of the Polish Academy of Sciences – Technical Sciences, Vol.54, No.4, 2006, pp. 479-487

2005

• • • D. Kania, J. Kulisz, A. Milik, R. Czerwiński, Modele dekompozycji przeznaczone dla struktur matrycowych, RUC’2005, Szczecin 2005, pp. 77-84

    • D. Kania, A. Milik, J. Kulisz, R. Czerwiński, Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL, Elektronika nr 11/2005 ss. 41-44

    • D. Kania, R. Czerwiński, Minimalizacja z rozłączaniem implikantów, KKE’2005, Darłówko Wschodnie 2005, pp.183-188

    • R. Czerwiński, D. Kania, J. Kulisz, Kodowanie stanów pod kątem redukcji liczby warstw logicznych, KKE’2005, Darłówko Wschodnie 2005, pp. 513-518

    • R. Czerwiński, D. Kania, State assignment for PAL-based CPLDs, Proceedings of the Eighth Euromicro Symposium on Digital System Design, DSD2005, IEEE Computer Society Press, Porto 2005, pp. 127-134

2004

• • • R. Czerwiński, D. Kania, Metody kodowania stanów automatów sekwencyjnych z uwzględnieniem liczby iloczynów struktury typu PAL, RUC’2004, Szczecin 2004, pp. 43-50

    • R. Czerwiński, D. Kania, State assignment method for high speed FSMs, PDS’2004, Kraków 2004, pp. 216-221

2003

• • • R. Czerwiński, D. Kania, Metody kodowania stanów automatów sekwencyjnych oparte na wyborze aktywności wyjść, RUC’2003, Szczecin 2003, pp. 9-16

2002

• • • R. Czerwiński, M. Szolc, Zastosowanie sieci energetycznej do transmisji informacji, Elektronizacja 3/2002, pp. 15-17

    • R. Czerwiński, D. Kania, P. Nocuń, Kodowanie stanów dedykowane dla struktur typu PAL, KST’2002, Bydgoszcz 2002, Vol. A, pp. 65-71

Zgłoszenia patentowe:

• • R. Czerwiński, Sposób kodowania stanów wewnętrznych automatów sekwencyjnych dla układów logiki programowalnej, zgłoszenie patentowe nr P-381884 z dnia 02.03.2007 r.

  • R. Czerwiński, D. Kania, Sposób kodowania stanów wewnętrznych samokorekcyjnych układów sekwencyjnych realizowanych w układach logiki programowalnej z wysokim i niskim poziomem aktywności wyjść, zgłoszenie patentowe nr P-382680 z dnia 18.06.2007r.