Krótka biografia naukowa

• Studia magisterskie na kierunku “Elektronika” specjalność “Aparatura elektroniczna” ukończone w czerwcu 1988 r. (praca dyplomowa: „Automatyzacja projektowania układów cyfrowych oparta o logiki niemonotoniczne”).
• Praca doktorska „Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie” (promotor dr hab. inż. Jan Chojcan) obroniona z wyróżnieniem 3 czerwca 1997 r.
• Monografia habilitacyjna „Techniki heurystyczne w modelowaniu i weryfikacji systemów elektronicznych wybrane zagadnienia” wydana w 2012 roku, stopień doktora habilitowanego nadany przez Radę Wydziału Automatyki, Elektroniki i Informatyki Politechniki Śląskiej 9 kwietnia 2013 r.
• Profesor Politechniki Śląskiej od 1 grudnia 2018 r.

Pełnione funkcje

• Kierownik Katedry Elektroniki, Elektrotechniki i Mikroelektroniki (RAu11) od 2021 r.
• Członek Komisji Rekrutacyjnej do Szkoły Doktorów Politechniki Śląskiej.
• Koordynator studiów doktoranckich dla kierunku elektronika i telekomunikacja na Wydziale Automatyki, Elektroniki i Informatyki.
• Kierownik projektu CyPhiS - nowoczesnych interdyscyplinarnych studiów doktoranckich w dziedzinie systemów cyber-fizycznych realizowanego w latach 2018-22 na Wydziale Automatyki, Elektroniki i Informatyki.

Zainteresowania naukowe

• Projektowanie, modelowanie i symulacja elektronicznych systemów wbudowanych i układów mieszanych analogowo-cyfrowych w językach opisu systemu i sprzętu.
• Systemy czasu rzeczywistego przewidywalne czasowo – projektowanie, modelowanie oraz optymalizacja rozpraszanej mocy.
• Wykorzystanie programowalnych platform sprzętowych do akceleracji obliczeń danych pochodzących z biologii obliczeniowej oraz genetyki.
• Metody weryfikacji formalnej.
• Badanie spełnialności formuł logicznych.
• Systemy ekspertowe, wykorzystanie metod sztucznej inteligencji w projektowaniu systemów elektronicznych, wnioskowanie przy niepełnej informacji.
• Systemy cyber-fizyczne.

Wybrane osiągnięcia

• Autor około 90 publikacji naukowych.
• Recenzent kilkunastu czasopism notowanych w bazie JCR.
• Organizator 4 konferencji międzynarodowych i jednej konferencji krajowej, m.in.: IFAC PDES oraz IEEE ICSES (notowanych w bazie Web of Science)
• Od 2006 r. członek Organizacji IEEE ze statusem senior member od 2011 r.
• Od 1997 r. członek Polskiego Towarzystwa Elektrotechniki Teoretycznej i Stosowanej (PTETiS) oraz Komisji Elektroniki PAN Oddział w Katowicach.
• W latach 2007-2010 był aktywnym członkiem grupy CHESS (Center for Hybrid and Embedded Software Systems) pracującego na uniwersytecie Kalifornijskim w Berkeley pod kierunkiem prof. E. Lee nad zadaniem PRET.
• Promotor 1 zakończonej oraz 1 aktualnie prowadzonej pracy doktorskiej.

Osiągnięcia dydaktyczne

• Promotor ponad 20 prac magisterskich i inżynierskich.
• Przygotowanie nowych wykładów, opracowanie nowych stanowisk laboratoryjnych oraz nowych przedmiotów w języku polskim i angielskim, m.in.:
  - Metody współbieżnego projektowania sprzętu i oprogramowania,
  - Podstaw przetwarzania sygnałów,
  - Sygnały i systemy,
  - System level modeling and design,
  - Projektowanie układów scalonych analogowo-cyfrowych,
  - Fundamentals of signal processing.
• Opracowanie programu studiów doktoranckich w dziedzinie systemów cyber-fizycznych, w tym szczegółowo dwóch wykładów:
  - Modelowanie i symulacja systemów fizyczno-dyskretnych na przykładzie złożonych, mieszanych systemów analogowo-cyfrowych,
  - Nowoczesne metody weryfikacji cyber-fizycznych systemów wbudowanych.

Współpraca międzynarodowa

• Czechy, Summer School on Design Automation of Electronic Systems, Praga 8-13.07.1996 r.
• 3-miesięczny staż naukowy w USA, jako Visiting Scholar at Department of Electrical Engineering and Computer Science in University of California, Berkeley 26.08-30.11.2007 r na zaproszenie Prof. L.A. Zadeha oraz dziekana EECS UC Berkeley Prof. E.A. Lee.
• W latach 2006–2012 recenzent naukowo-badawczych projektów europejskich z ramienia Komisji Europejskiej.
• W latach 2013–2015 udział w projekcie DCPS z Uniwersytetem w Cottbus z Niemiec.

Współpraca z przemysłem

• Współpraca z firmami CADENCE, Aldec Poland, ARM Poland oraz Evatronix.

Nagrody i wyróżnienia

• Wyróżniony 7 nagrodami rektorskimi za: działalność naukowo-badawczą (2), działalność dydaktyczną (4) oraz działalność organizacyjną (1).
• Wyróżniony brązowych krzyżem zasługi w 2002.
• Wyróżniony Odznaką Zasłużony dla Politechniki Śląskiej w 2008.
• Wyróżniony Medalem Komisji Edukacji Narodowej w 2017.

Wybrane publikacje naukowe

1. Grabowiecki, A. Pułka: Non-monotonic Reasoning in Digital Circuit Design, In: G.Odawara (Ed.): CAD Systems Using AI Techniques, North-Holland, 1989.
2. Pułka, A. Pawlak: A Technique For Generation of VITAL Models Handling Incomplete Information, Proceedings of the 22nd EUROMICRO Conference Beyond 2000: Hardware/Software Design Strategies Short Contributions, IEEE Computer Society Press, Los Alamitos, California 1997, pp. 132-137.
3. Pułka, A. Pawlak: Experiences with VITAL Code Generator Controlled by a Nonmonotonic Inference Engine, Proceedings of 2nd WORKSHOP on Libraries Component Modelling and Quality Assurance with CHDL'97 and VHDL Forum,Toledo, Spain, April 20-25, 1997.
4. Dąbrowski, A. Pułka: Discrete Approach to PWL Analog Modeling in VHDL Environment, Analog Integrated Circuits and Signal Processing, Kluwer Academic Publishers, Vol. 16, No. 2, 1998 pp.91-99.
5. Pułka: Modeling Assistant - a Flexible VCM Generator in VHDL, In R.Seepold, N.Martinez (Ed.): Virtual Components Design and Reuse, Kluwer Academic Publishers, Boston Hardbound 2000, pp.171–182.
6. Dąbrowski, A. Pułka - Efficient Modeling of Analog and Mixed A/D Systems via Piece-wise Linear Technique, Electronic Chips & System Design, edited by Jean Mermet, Kluwer Academic Publisher, The ChDL Series, Boston 2001, pp.43-54.
7. Pułka, SystemC Models Generation Based on Libraries of Templates, IEEE International Symposium on Circuits and Systems ISCAS 2006, Kos Island, Greece 2006, pp. 2693-2696.
8. Pułka, A. Milik: VEST - An Intelligent Tool for Timing SoCs Verification Using UML Timing Diagrams, Proceedings of the FDL’08 Conference, Stuttgart, GERMANY, Sept. 23-25 2008, pp.118–123.
9. Pułka, P. Kłosowski: Polish Speech Processing Expert System Incorporated into the EDA Tool, in: Human-Computer Systems Interaction Backgrounds and Applications, Series: Advances in Intelligent and Soft Computing , Vol. 60, Hippe, Z. S.; Kulikowski, J. L. (Eds.), Springer Verlag 2009, ISBN: 978-3-642-03201-1, pp. 281–293.
10. Pułka: Decision Supporting System Based on Fuzzy Default Reasoning, Proceedings of the IEEE HSI’09 Human Systems Interaction Conference, Catania, Italy, May 21-23, 2009, pp. 32–39.
11. Pułka and A. Milik: Hardware model of the commonsense reasoning based on Fuzzy Default Logic, Proceedings of IEEE HSI’10 Human Systems Interaction Conference, Rzeszów, Poland, May 13 - 15, 2010, pp.34–41. (Best Paper Award in the field of Artificial Intelligence) wydane w Z.S.Hippe et al. (Eds): Human-Computer Systems Interaction, Part II, Springer-Verlag Berlin Heidelberg 2012, pp.325-343.
12. Pułka:. Two Heuristic Algorithms for Test Point Selection in Analog Circuits Diagnoses, Metrology and Measurement Systems, 18(1), pp. 115–128, 2011.
13. Pułka, Ł. Golly, A. Milik: SystemC Hardware-Software Design and Simulation Platform Based on AMBA Bus, Proceedings of MIXDES 2011 – The 18th International Conference on Mixed Design of Integrated Circuits and Systems, Gliwice, POLAND June 16-18 2011, pp. 664–649. (The most valuable paper)
14. Milik, A. Pułka: Automatic Implementation of Arithmetic Operation in Reconfigurable Logic Controllers, Proceedings of ECCTD 2011 Conference, Linköping, SWEDEN, Aug.27-30, pp. 721–724.
15. Pułka, A.Milik:. Measurement Aspects of the Genome Patterns Investigations – Hardware Implementation, Metrology and Measurement Systems, 19(1), 2012, pp. 49–62.
16. Pułka and A. Milik: Hardware Implementation of Fuzzy Default Logic, in: Human-Computer Systems Interaction Backgrounds and Applications II, Series: Advances in Intelligent and Soft Computing , Vol. 99, Hippe, Z. S.; Kulikowski, J. L. (Eds.), Springer Verlag 2012, ISBN: 978-3-642-23171-1, pp. 325–343.
17. Pułka: Searching Strategies Selection for Solving 3-SAT Problems, International Journal of Applied Mathematics and Computer Science, 24(2), 2014, pp. 283–297.
18. Ł. Golly, A. Milik, Pułka: High Level Model of Time Predictable Multitask Control Unit, IFAC-PapersOnLine, Volume 48, Issue 4, 2015, pp. 348–353, ISSN 2405-8963, http://dx.doi.org/10.1016/j.ifacol.2015.07.059.
19. Pułka, Ł. Golly: Some Issues Concerning Design Space Exploration in Time Predictable Embedded Systems, Proceedings of 2016 International Conference on Signals and Electronic Systems (ICSES), Krakow, 2016, pp. 231-236.
20. Pułka A.: "JumpSAT Based System Verification Scenarios," 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, 2018, pp. 301–306. doi: 10.1109/ICSES.2018.8507290
21. Malcher, A. Kristof and A. Pułka, "40 nm CMOS Implementation of Basic Building Blocks for Programmable Current Mode Devices," 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, 2018, pp. 27–32. doi: 10.1109/ICSES.2018.8507286
22. Antolak and A. Pułka, "Flexible hardware approach to multi-core time-predictable systems design based on the interleaved pipeline processing," in IET Circuits, Devices & Systems, vol. 14, no. 5, pp. 648-659, 8 2020, doi: 10.1049/iet-cds.2019.0521.
23. Antolak, A. Pułka - The Hierarchical model of a flexible predictable system for time critical data processing, Computer Networks 2020, Studia Informatica (zaakceptowane)
24. Kristof, A.Malcher, A. Pułka, " Digitally Programmable Modified Current Differencing Transconductance Amplifier in 40 nm Technology – Design Flow, Parameters Analyses and Applications," in IET Circuits, Devices & Systems, vol. 14 , no. 8, pp. 1272–1282, 2020, doi: 10.1049/iet-cds.2019.0494.
25. Antolak and A. Pułka, "Energy-Efficient Task Scheduling in Design of Multithread Time Predictable Real-Time Systems," in IEEE Access, vol. 9, pp. 121111-121127, 2021, doi: 10.1109/ACCESS.2021.3108912.