Zespół projektowania układów scalonych AMS
Członkowie zespołu AMS
Dr hab. inż. Andrzej Pułka, Profesor Politechniki Śląskiej
Dr inż. Andrzej Malcher, adiunkt
Dr inż. Adam Kristof, administrator pakietu CADENCE
BADANIA NAUKOWE
Zespół zajmuje się projektowaniem analogowych bloków funkcjonalnych możliwych do zaimplementowania w strukturze scalonej. Szczególną uwagę poświęca się układom wzmacniającym pracującym w trybie prądowym takim jak konwejory prądowe, wzmacniacze transkonduktancyjne, a także układom dwustopniowym znanym w literaturze jako "Current differencing transconductance amplifier" (CDTA) oraz pochodnym. Badane są właściwości projektowanych wzmacniaczy zwłaszcza w zastosowaniu do budowy filtrów aktywnych (w tym przestrajanych) pracujących w czasie ciągłym. Badania prowadzone są z wykorzystaniem nowoczesnych narzędzi projektowych firm CADENCE oraz SYNOPSYS w oparciu o technologie nanometrowe CMOS.
PUBLIKACJE:
- A. Malcher, P. Falkowski, Analog Reconfigurable Circuits, International Journal of Electronics and Telecommunications; 2014; vol. 60; No 1, s.15-26.
- A. Malcher, Current-programmable universal biquad filter based on modified current differencing transconductance amplifier, IFAC-PapersOnLine, Volume 48, Issue 4, 2015, pp. 199-204, https://doi.org/10.1016/j.ifacol.2015.07.032.
- A. Malcher, Resistorless universal biquad filter based on digitally programmable current follower transconductance amplifier, Proceedings of the 24th International Conference Mixed Design of Integrated Circuits and Systems. MIXDES 2017, Bydgoszcz, Poland, June 22-24., s. 416-421.
- A. Malcher, A. Kristof and A. Pułka, "40 nm CMOS Implementation of Basic Building Blocks for Programmable Current Mode Devices," 2018 International Conference on Signals and Electronic Systems (ICSES), Kraków, 2018, pp. 27–32. doi: 10.1109/ICSES.2018.8507286.
- A. Kristof, A.Malcher, A. Pułka, " Digitally Programmable Modified Current Differencing Transconductance Amplifier in 40 nm Technology – Design Flow, Parameters Analyses and Applications," in IET Circuits, Devices & Systems, vol. 14 , no. 8, pp. 1272–1282, 2020, doi: 10.1049/iet-cds.2019.0494.