Laboratorium Intel - Projektowania i weryfikacji dedykowanych systemów cyfrowych
Laboratorium „Projektowania i weryfikacji dedykowanych systemów cyfrowych”, mieści się w salach 414/415 Wydziału AEiI w Katowicach (Krasińskiego 13). Jego głównym zadaniem jest realizacją programu studiów Mikroinformatyka Systemów Cyfrowych prowadzonych we współpracy z firmą INTEL.
Laboratorium jest wyposażone w stacje projektowe służące do pełnozakresowego projektowania układów scalonych z wykorzystaniem pakietu oprogramowania światowych liderów: CADENCE, SYNOPSYS, SIEMENS, INTEL. W laboratorium prowadzone są zajęcia z szeroko rozumianej komputerowej syntezy układów cyfrowych, które obejmują różnorodne aspekty realizacji układów cyfrowych w strukturach programowalnych i ASIC, problemy opisu układów w językach opisu sprzętu (VHDL, Verilog i SystemVerilog) oraz realizację układów w postaci programowalnych systemów “na chipie”. Proces projektowy jest realizowany jest od początkowej koncepcji do utworzenia masek technologicznych gotowego układu.
Wykorzystywane w tym celu są narzędzia obejmujące modelowanie i weryfikację funkcjonalną układów cyfrowych na różnych poziomach abstrakcji, weryfikację formalną układów cyfrowych, syntezę układów cyfrowych ukierunkowanych na implementację w układach ASIC, tworzenie rozkładu elementów (ang. layout), weryfikację zaprojektowanego układu scalonego, utworzenie danych koniecznych do prowadzenia procesu technologicznego.
Ponadto, na etapie prototypowania i uruchamiania projektów, wykorzystywane są płyty rozwojowe z układami logiki programowalnej FPGA. Dodatkowe wyposażenie laboratorium stanowią oscyloskopy oraz generatory pozwalające na uruchamianie wykonywanych w laboratorium projektów.
Laboratorium jest dostosowane do prowadzenia zajęć z wykorzystaniem technik multimedialnych i interaktywnych.
Opiekunem laboratorium jest dr hab. inż. Robert Czerwiński, prof. PŚ z Katedry Systemów Cyfrowych.
