Załącznik Nr 5 do Zarz. Nr 33/11/12

(pieczęć wydziału) **KARTA PRZEDMIOTU**

|  |  |
| --- | --- |
| **1. Nazwa przedmiotu:** Problemy Prototypowania i Symulacji Złożonych, Wbudowanych Systemów Elektronicznych | **2. Kod przedmiotu:** PPISSE |
| **3. Karta przedmiotu ważna od roku akademickiego:** 2018/2019 |
| **4. Forma kształcenia:** studia trzeciego stopnia |
| **5. Forma studiów**: studia stacjonarne / niestacjonarne |
| **6. Kierunek studiów**: Interdyscyplinarne studia doktoranckie Symulacje w Inżynierii |
| **7. Profil studiów:** akademicki |
| **8. Dyscyplina:** elektronika/informatyka |
| **9. Semestr:** przedmiot obieralny |
| **10. Jednostka prowadząca przedmiot:** Instytut Elektroniki, Wydział AEiI |
| **11. Prowadzący przedmiot**: Robert Czerwiński |
| **12. Przynależność do grupy przedmiotów:** moduł podstawowy/fakultatywny |
| **13. Status przedmiotu:**  |
| **14. Język prowadzenia zajęć:** polski/angielski |
| **15. Przedmioty wprowadzające oraz wymagania wstępne:** Zakłada się, że student posiada przygotowanie w zakresie podstaw techniki cyfrowej, podstaw projektowania układów cyfrowych, podstaw języków opisu sprzętu oraz podstaw programowania obiektowego w języku C++. |
| **16. Cel przedmiotu:** Celem przedmiotu jest przedstawienie informacji z zakresu prototypowania oraz symulacji złożonych, wbudowanych cyfrowych systemów elektronicznych. W trakcie wykładów zostaną zaprezentowane techniki prototypowania i symulacji dla różnych poziomów abstrakcji. Omówione zostaną metody syntezy sprzętu i oprogramowania systemów wbudowanych, a następnie poruszone będą treści związane metodami weryfikacji formalnej. |
| **17. Efekty kształcenia:[[1]](#footnote-1)** |
| Nr | Opis efektu kształcenia | Metoda sprawdzenia efektu kształcenia | Forma prowadzenia zajęć | Odniesienie do efektów dla kierunku studiów |
| W1 | ma rozszerzoną i pogłębioną wiedzę w zakresie metodyki opisu i technik programowania, ze szczególnym uwzględnieniem nowoczesnych form opisu sprzętu oraz sposobu implementacji systemów wbudowanych | Dyskusja na wykładzie | Wykład | SYMIN\_W04 |
| W2 | zna dogłębnie metodykę projektowania, cyfrowych układów elektronicznych, a także metody i techniki wykorzystywane w projektowaniu, prototypowaniu i symulacji | Dyskusja na wykładzie | Wykład | SYMIN\_W06 |
| U1 | potrafi posłużyć się właściwie dobranymi środowiskami programistycznymi, symulatorami oraz narzędziami komputerowo wspomaganego projektowania do symulacji, projektowania i weryfikacji układów i systemów elektronicznych | Dyskusja na wykładzie | Wykład | SYMIN\_U09 |
| U2 | potrafi wykorzystać poznane symulacje komputerowe do analizy i oceny działania cyfrowych układów elektronicznych | Dyskusja na wykładzie | Wykład | SYMIN\_U07 |
| K1 | potrafi myśleć i działać w sposób kreatywny i przedsiębiorczy | Dyskusja na wykładzie | Wykład | SYMIN\_K05 |
| **18. Formy zajęć dydaktycznych i ich wymiar (liczba godzin)** **W. 10 Ćw. - L. - P. - Sem. -** |
| **19.** **Treści kształcenia:** 1. Podstawowe definicje i pojęcia.2. Metodyka projektowania i prototypowania układów scalonych za pomocą języków opisu sprzętu.3. Prototypowanie układów.4. Ko-synteza warstwy sprzętowej i oprogramowania.5. Symulacja logiczna w weryfikacji układów cyfrowych. 6. Modelowanie podstawowych własności funkcjonalnych. 7. Podstawy weryfikacji formalnej.8. Uniwersalna metodyka weryfikacji (UVM).9. Modelowanie transakcyjne TLM.10. Języki SystemC i SystemVerilog.11. Synteza wysokiego poziomu. |
| **20. Egzamin:** brakZaliczenie na podstawie dyskusji w trakcie wykładów oraz opcjonalnie na podstawie przedłożonegoprzez studenta opracowania pisemnego wybranego zagadnienia |

|  |
| --- |
| **21. Literatura podstawowa:**SystemC: 1366 – 2011 IEEE Standard Specification SystemC Language Reference Manual. IEEE, NewYork, USA 3 January 2012.SystemVerilog, standard języka: 1800-2009 IEEE Standard for System Verilog-Unified Hardware Design,Specification, and Verification Language.Lee J.M., Verilog Quickstart: A Practical Guide to Simulation and Synthesis in Verilog, Kluwer AcademicPublishers, 2002Gajski, D. D., Abdi, S., Gerstlauer, A,. Schirner, G., Embedded System Design: Modeling, Synthesis,Verification, Springer, , July 2009.Spears C.: SystemVerilog for Verification: A Guide to Learning the Testbench Language Features. Springer,2nd edition, New York June 2007. |
| **22. Literatura uzupelniająca:** |
| **23. Nakład pracy studenta potrzebny do osiągnięcia efektów kształcenia**

|  |  |  |
| --- | --- | --- |
| Lp. | Forma zajęć  | Liczba godzin kontaktowych / pracy studenta |
| 1 | Wykład | 10/10 |
| 2 | Ćwiczenia | / |
| 3 | Laboratorium | / |
| 4 | Projekt | / |
| 5 | Seminarium | / |
| 6 | Inne (przygotowanie do zajęć) | 0 /15 |
|  | Suma godzin | 10 / 25 |

 |
| **24. Suma wszystkich godzin:** 35 |
| **25. Liczba punktów ECTS: 1** |
| **26. Liczba punktów ECTS uzyskanych na zajęciach z bezpośrednim udziałem nauczyciela akademickiego: 1** |
| **27. Liczba punktów ECTS uzyskanych na zajęciach o charakterze praktycznym (laboratoria, projekty):** |
| **26. Uwagi:** Efekty kształcenia w zakresie wiedzy weryfikowane są na bieżąco w trakcie wykładów, natomiast umiejętności podlegają weryfikacji poprzez formułowanie i rozwiązywanie zadań praktycznych. Efekty kształcenia w zakresie kompetencji społecznych sprawdzane są w trakcie pracy zespołowej nad przykładowymi problemami badawczymi oraz przy opracowywaniu i prezentacji raportów końcowych. |

 Zatwierdzono:

 …………………………………………………

 (*data i podpis kierownika studiów doktoranckich)*

1. należy wskazać ok. 4 – 5 efektów kształcenia [↑](#footnote-ref-1)