

KARTA PRZEDMIOTU

Nazwa przedmiotu: **Architektura komputerów (TIAu>SI6-AK-19)**

Nazwa w języku polskim:

Nazwa w jęz. angielskim: **Computer architecture**

Dane dotyczące przedmiotu:

Jednostka oferująca przedmiot: Wydział Automatyki, Elektroniki i Informatyki

Przedmiot dla jednostki: Politechnika Śląska

Domyślny typ protokołu dla przedmiotu:

EGZ

Język wykładowy:

polski

Strona WWW:

<https://platforma2.polsl.pl/rau2/course/view.php?id=832>

Skrócony opis:

Celem wykładu jest zapoznanie studentów z aktualnym rozwiązaniami w zakresie architektury i organizacji procesorów, a następnie systemów komputerowych. Szczególną uwagę skupiono na mechanizmach równoległości w organizacji komputerów, wyróżniając równoległość poziomą rozkazów, poziomą danych i poziomą zadań. Zakres wykładu obejmuje procesory CISC i RISC, procesory superskalarne, procesory graficzne, systemy wieloprocessorowe z pamięcią wspólną (serwery) i klastry komputerowe. Wymagania wstępne: elementarna wiedza, nabyta w ramach przedmiotu Podstawy informatyki, w zakresie budowy i roli podstawowych układów komputerów: układu sterowania, jednostki arytmetyczno-logicznej, pamięci, układów wejścia-wyjścia oraz listy rozkazów. Studenci powinni posiadać podstawowe umiejętności programowania komputerów.

Celem laboratorium jest praktyczne zapoznanie studentów z różnymi architekturami komputerów i narzędziami programowania równoległego i rozproszonego.

Opis:

ECTS: 4

Całkowity nakład pracy: 100 godzin (60 godzin kontaktowych, 40 godzin pracy własnej studenta)

Formy godzin kontaktowych:

Wykład 30 godz.

Laboratorium 30 godz.

Praca własna studenta: przygotowanie do zajęć, opracowanie wyników, pisanie sprawozdań, przygotowanie do sprawdzianów, przygotowanie do egzaminu.

Wykład:

- 1) Historia rozwoju komputerów
- 2) Architektury procesorów CISC, RISC, RISC-V
- 3) Mechanizmy równoległości poziomu rozkazów - potokowe wykonywanie rozkazów, hazard danych i hazard sterowania
- 4) Architektura superskalarna – niekolejne wykonywanie rozkazów, nowe rodzaje hazardu, przemianowanie rejestrów, dynamiczne szeregowanie rozkazów, zatwierdzanie rozkazów, przewidywanie rozgałęzień w procesorach superskalarnych – strategie statyczne i dynamiczne, predyktory oparte na historii rozgałęzień, neuronowe predyktory rozgałęzień.
- 5) Sprzętowe sterowanie wielowątkowością w procesorach superskalarnych – wielowątkowość drobnodziarnista, grubodziarnista i jednoczesna.
- 6) Przykłady architektur wybranych procesorów firmy Intel oraz firmy IBM. Architektura ARM.
- 7) Architektura VLIW.
- 8) Modele równoległości w architekturze procesorów: klasyfikacja Flynna -SISD, SIMD, MIMD
- 9) Architektury procesorów wykorzystujące równoległość poziomu danych – historyczne procesory wektorowe i macierzowe, rozszerzenia SIMD procesorów superskalarnych, procesory graficzne GPU – architektura CUDA, realizacja wątków, model SIMT, zastosowanie GPU do modelowania sieci neuronowych – rdzenie tensorowe.
- 10) Systemy wieloprocessorowe z pamięcią wspólną – procesory wielordzeniowe, topologie sieci łączących rdzenie, metody kontroli spójności pamięci podręcznych rdzeni, serwery – cechy, przykłady serwerów dostępnych na rynku komputerowym.
- 11) Systemy wieloprocessorowe z pamięcią rozproszoną – klastry komputerowe, cechy klastrów, modele organizacji klastrów: klastry Beowulf, klastry stelażowe i kasetowe - przykłady, topologie i technologie sieci łączących węzły klastrów, organizacja klastrów o wysokiej niezawodności.
- 12) Systemy maszynowo równoległe – superkomputery, klasyfikacja Top500, przykłady największych superkomputerów.

Laboratorium – wykaz ćwiczeń:

- 1) Architektura AS/400,
- 2) Architektura SPARC,
- 3) Środowisko programowania równoległego PVM,
- 4) System zarządzania klastrem MOSIX,
- 5) Obliczenia wektorowe,
- 6) Architektura CUDA.

Literatura:

Literatura podstawowa:

S. Kozielski „Architektura procesorów. Mechanizmy równoległości obliczeń – równoległość poziomu rozkazów” – Wydawnictwo Politechniki Śląskiej, 2024.

<https://repolis.bg.polsl.pl/dlibra/publication/90432>

A. Tanenbaum „Strukturalna organizacja systemów komputerowych”, WNT 2006.

W. Stallings „Organizacja i architektura systemu komputerowego”, WNT 2004.

Literatura uzupełniająca:

J. Hennessy, D. Patterson „Computer Architecture: A Quantitative Approach”, Elsevier 2019

Efekty uczenia się:

Efekty uczenia się specyficzne dla przedmiotu Architektura komputerów - po ukończeniu kursu student:

zna architekturę i organizację współczesnych procesorów CISC, RISC, ARM i superskalarnych (sprawozdanie z laboratorium, egzamin

końcowy) - K1A_W07, K1A_W12;
 zna szczegóły funkcjonowania powszechnie dziś wykorzystywanych procesorów superskalarnych oraz procesorów graficznych (sprawozdanie z laboratorium, egzamin końcowy) - K1A_W07, K1A_W11, K1A_W12,
 zna architekturę i organizację współczesnych systemów wieloprocessorowych z pamięcią wspólną (serwery) i pamięcią rozproszoną (klastry) (sprawozdanie z laboratorium, egzamin końcowy) - K1A_W07, K1A_W12;
 zna trendy rozwojowe poszczególnych architektur komputerowych, rozumie potrzebę ciągłego śledzenia nieustannego rozwoju tych architektur (egzamin końcowy) - K1A_U09;
 potrafi ocenić rodzaje równoległości obliczeń występujące w projektowanym programie i potrafi wskazać mechanizmy równoległości dostępne w wykorzystywanym systemie komputerowym, przydatne do zrównoleglenia projektowanych obliczeń (sprawozdanie z laboratorium) - K1A_U13, K1A_U14;
 potrafi zaprojektować i zrealizować równoległe obliczenia z różnymi rodzajami równoległości w programach przy wykorzystaniu różnych wariantów równoległości w architekturze stosowanych systemów komputerowych (sprawozdanie z laboratorium) - K1A_U13, K1A_U14;

Metody i kryteria oceniania:

Przedmiot Architektura komputerów obejmuje dwie części: wykład i laboratorium. Zgodnie z regulaminem studiów uczestnictwo w wykładach jest nieobowiązkowe (ale bardzo zalecane), natomiast udział w ćwiczeniach laboratoryjnych jest obowiązkowy. Zaliczenie wykładów następuje na podstawie egzaminu końcowego, którego dwie pierwsze części (test wielokrotnego wyboru i test opisowy) dotyczą tematyki wykładów. Zaliczenie laboratorium (semestr 6) otrzymują studenci, którzy otrzymali ocenę pozytywną z wszystkich ćwiczeń laboratoryjnych. Na początku ćwiczenia laboratoryjnego przeprowadzony jest krótki pisemny test. Ocena końcowa z ćwiczenia laboratoryjnego jest średnią ocen z testu i zadania laboratoryjnego. Egzamin końcowy obejmuje trzy części: test wielokrotnego wyboru z tematyki wykładów, test wymagający krótkich, opisowych odpowiedzi studenta na 5 pytań z tematyki wykładów oraz część zadaniowa obejmująca 5 zadań z zakresu laboratorium. Wymagane jest uzyskanie oceny pozytywnej z każdej z tych trzech części egzaminu. Końcowa ocena jest ważoną średnią ocen z poszczególnych części egzaminu oraz oceny z laboratorium.

Sylabus obowiązuje od letniego semestru roku akademickiego 2025/2026, a jego zawartość nie podlega zmianom w trakcie trwania semestru

Punkty przedmiotu w cyklach:

Teleinformatyka, stacjonarne I stopnia inżynierskie 7 sem. (TIAu-SI7)			
Typ punktów	Liczba	Cykl pocz.	Cykl kon.
Europejski System Transferu Punktów (ECTS)	4	2020/2021-L	