

--	--	--

<b>1. Nazwa przedmiotu: ELEMENTY SYNTEZY LOGICZNEJ UKIERUNKOWANE NA MINIMALIZACJĘ MOCY</b>		<b>2. Kod przedmiotu: ESLUMM</b>		
<b>3. Karta przedmiotu ważna od roku akademickiego: 2018/2019</b>				
<b>4. Forma kształcenia:</b> studia trzeciego stopnia				
<b>5. Forma studiów:</b> studia stacjonarne				
<b>6. Studia:</b> CyPhiS - Interdyscyplinarne studia doktoranckie w dziedzinie systemów cyber-fizycznych				
<b>7. Profil studiów:</b> akademicki				
<b>8. Specjalność:</b>				
<b>9. Rok:</b> 3				
<b>10. Jednostka prowadząca przedmiot:</b> Instytut Elektroniki, RAu3				
<b>11. Prowadzący przedmiot:</b> prof. dr hab. inż. Dariusz Kania				
<b>12. Przynależność do grupy przedmiotów:</b>				
<b>13. Status przedmiotu:</b> obowiązkowy				
<b>14. Język prowadzenia zajęć:</b> polski				
<b>15. Przedmioty wprowadzające oraz wymagania wstępne:</b> Zakłada się znajomość podstawowych pojęć z zakresu układów cyfrowych oraz ich projektowania i analizy.				
<b>16. Cel przedmiotu:</b> Celem wykładu jest przybliżenie słuchaczowi elementów syntezy logicznej układów cyfrowych ukierunkowanych na minimalizację mocy, ze szczególnym uwzględnieniem koncepcji architektonicznych realizacji energooszczędnych układów, metod kodowania stanów wewnętrznych FSM wykorzystujących probabilistyczny opis automatu, syntezy FSM ukierunkowanej na blokowanie sygnału zegarowego oraz metodologii realizacji układów cyfrowych w postaci struktur GALS.				
<b>17. Efekty kształcenia:</b>				
Nr	Opis efektu kształcenia	Metoda sprawdzenia efektu kształcenia	Forma prowadzenia zajęć	Odniesienie do efektów dla kierunku studiów
W1	Zna zaawansowane formy realizacji układów i systemów cyfrowych pozwalające na oszczędzanie energii	Dyskusja na wykładzie	WT, WM	RAU_CYPHIS_W01 RAU_CYPHIS_W06
W2	Rozumie istotę kluczowych problemów projektowania energooszczędnych układów cyfrowych	Dyskusja na wykładzie	WT, WM	RAU_CYPHIS_W01 RAU_CYPHIS_W06
W3	Ma rozszerzoną i pogłębioną wiedzę z zakresu syntezy energooszczędnych automatów sekwencyjnych	Dyskusja na wykładzie	WT, WM	RAU_CYPHIS_W01
W4	Rozumie niuanse procesu odwzorowania technologicznego układów cyfrowych w strukturach programowalnych pozwalające na minimalizację mocy	Dyskusja na wykładzie	WT, WM	RAU_CYPHIS_W06
U1	Potrafi dobrać sposób realizacji układu lub systemu cyfrowego, który pozwoli na oszczędzanie energii.	Dyskusja na wykładzie	WT, WM	RAU_CYPHIS_U07
<b>18. Formy zajęć dydaktycznych i ich wymiar (liczba godzin): W: 10</b>				
<b>19. Treści kształcenia:</b>				
<b>Wykład:</b>				
1. Straty mocy w układach CMOS <ul style="list-style-type: none"> <li>• podział mocy (moc statyczna, moc dynamiczna) – aspekty technologiczne i podstawowe zależności,</li> <li>• możliwości redukcji poboru mocy na poszczególnych poziomach projektu.</li> </ul>				
2. Architektoniczne koncepcje redukcji mocy statycznej i dynamicznej:				

- metoda lokalnego obniżania napięcia zasilania,
  - metoda wstępnego obliczania stanu wyjść,
  - metoda bramkowania sygnału zegarowego (clock gating) – strategia syntezy FSM ukierunkowana na blokowanie sygnału zegarowego,
  - metoda wyznaczania jądra,
  - dekompozycja układu ukierunkowana na minimalizację poboru mocy, dekompozycja FSM metodą Kernighana-Lina,
  - „retiming”, „guarded evaluation”, „power gating” itp.,
  - korzyści wynikające z realizacji układów w postaci architektury typu GALS.
3. Elementy syntezy układów kombinacyjnych ukierunkowane na minimalizację poboru mocy
    - optymalizacja dwupoziomowa ukierunkowana na minimalizację poboru mocy,
    - optymalizacja wielopoziomowa ukierunkowana na minimalizację poboru mocy
    - wpływ sposobu minimalizacji na liczbę przełączeń w układzie kombinacyjnym: algorytm minimalizacji funkcji z rozłączaniem implikantów.
  4. Elementy syntezy układów sekwencyjnych ukierunkowane na minimalizację poboru mocy
    - probabilistyczny opis automatu skończonego,
    - algorytmy kodowania stanów ukierunkowane na minimalizację przełączeń (algorytm Huffmana, algorytmy Depth First, Min Distance itp.)
    - dekompozycyjne algorytmy kodowania stanów wewnętrznych – wyniki eksperymentów.
  5. Realizacją układów w postaci struktur GALS (Globally Asynchronous Locally Synchronous)
    - liczniki synchroniczne, asynchroniczne, asynchroniczno-synchroniczne – liczba przełączeń, proste przykłady
    - architektoniczne koncepcje realizacji układów w postaci struktury typu GALS: architektura typu „pausable clocking”, koncepcja „asynchronous wrappers”, itp.
    - zasady „galsyfikacji” układu synchronicznego, moduły asynchronicznej wymiany danych pomiędzy kontrolerami portów

**20. Egzamin:** nie

### 21. Literatura podstawowa:

1. D. Kania, Materiały do wykładu dostępne na platformie zdalnej edukacji
2. S. Iman, M. Pedram, Logic Synthesis for Low Power VLSI Design, Kluwer Academic Publisher, 1998
3. D. Kania, Układy logiki programowalnej, Podstawy syntezy i sposoby odwzorowania technologicznego, WNT 2012

### 22. Literatura uzupełniająca:

1. Giovanni De Michelli.: Synteza i optymalizacja układów cyfrowych, WNT 1998
2. P. Baccheta, L. Daldoss, D. Sciuto, C. Silvano, "Lower-Power State Assignment Techniques for Finite State Machines", IEEE International Symposium on Circuits and Systems, Vol.2, pp. 641-644, 2000
3. K. Kajstura, Kodowanie stanów automatów sekwencyjnych ukierunkowane na minimalizację mocy, Rozprawa doktorska, Gliwice, 2012, <http://ssuise-keit.multimedia.edu.pl/files/doktoraty/PhD%20Krzysztof%20Kajstura.pdf>
4. D. Modrzyk, Koder Motion JPEG2000 w postaci struktury GALS, Rozprawa doktorska, Gliwice, 2014, [http://ssuise-keit.multimedia.edu.pl/files/doktoraty/Rozprawa\\_doktorska\\_Modrzyk.pdf](http://ssuise-keit.multimedia.edu.pl/files/doktoraty/Rozprawa_doktorska_Modrzyk.pdf)

### 23. Nakład pracy studenta potrzebny do osiągnięcia efektów kształcenia

Lp.	Forma zajęć	Liczba godzin kontaktowych / pracy studenta
1	Wykład	10/15
2	Ćwiczenia	0/0
3	Laboratorium	0/0
4	Projekt	0/0
5	Seminarium	0/0
6	Inne	5/5
	Suma godzin	15/20

<b>24. Suma wszystkich godzin: 35</b>
<b>25. Liczba punktów ECTS: 2</b>
<b>26. Liczba punktów ECTS uzyskanych na zajęciach z bezpośrednim udziałem nauczyciela akademickiego: 2</b>
<b>27. Liczba punktów ECTS uzyskanych na zajęciach o charakterze praktycznym (laboratoria, projekty): 0</b>
<b>26. Uwagi:</b>

Zatwierdzono:

.....  
(data i podpis prowadzącego)

.....  
(data i podpis dyrektora instytutu/kierownika katedry/  
Dyrektora Kolegium Języków Obcych/kierownika lub  
dyrektora jednostki międzywydziałowej)